1// RUN: mlir-translate -no-implicit-module -test-spirv-roundtrip %s | FileCheck %s 2 3spirv.module Logical GLSL450 requires #spirv.vce<v1.0, [Shader], []> { 4 spirv.func @fmul(%arg0 : f32, %arg1 : f32) "None" { 5 // CHECK: {{%.*}}= spirv.FMul {{%.*}}, {{%.*}} : f32 6 %0 = spirv.FMul %arg0, %arg1 : f32 7 spirv.Return 8 } 9 spirv.func @fadd(%arg0 : vector<4xf32>, %arg1 : vector<4xf32>) "None" { 10 // CHECK: {{%.*}} = spirv.FAdd {{%.*}}, {{%.*}} : vector<4xf32> 11 %0 = spirv.FAdd %arg0, %arg1 : vector<4xf32> 12 spirv.Return 13 } 14 spirv.func @fdiv(%arg0 : vector<4xf32>, %arg1 : vector<4xf32>) "None" { 15 // CHECK: {{%.*}} = spirv.FDiv {{%.*}}, {{%.*}} : vector<4xf32> 16 %0 = spirv.FDiv %arg0, %arg1 : vector<4xf32> 17 spirv.Return 18 } 19 spirv.func @fmod(%arg0 : vector<4xf32>, %arg1 : vector<4xf32>) "None" { 20 // CHECK: {{%.*}} = spirv.FMod {{%.*}}, {{%.*}} : vector<4xf32> 21 %0 = spirv.FMod %arg0, %arg1 : vector<4xf32> 22 spirv.Return 23 } 24 spirv.func @fnegate(%arg0 : vector<4xf32>) "None" { 25 // CHECK: {{%.*}} = spirv.FNegate {{%.*}} : vector<4xf32> 26 %0 = spirv.FNegate %arg0 : vector<4xf32> 27 spirv.Return 28 } 29 spirv.func @fsub(%arg0 : vector<4xf32>, %arg1 : vector<4xf32>) "None" { 30 // CHECK: {{%.*}} = spirv.FSub {{%.*}}, {{%.*}} : vector<4xf32> 31 %0 = spirv.FSub %arg0, %arg1 : vector<4xf32> 32 spirv.Return 33 } 34 spirv.func @frem(%arg0 : vector<4xf32>, %arg1 : vector<4xf32>) "None" { 35 // CHECK: {{%.*}} = spirv.FRem {{%.*}}, {{%.*}} : vector<4xf32> 36 %0 = spirv.FRem %arg0, %arg1 : vector<4xf32> 37 spirv.Return 38 } 39 spirv.func @iadd(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 40 // CHECK: {{%.*}} = spirv.IAdd {{%.*}}, {{%.*}} : vector<4xi32> 41 %0 = spirv.IAdd %arg0, %arg1 : vector<4xi32> 42 spirv.Return 43 } 44 spirv.func @isub(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 45 // CHECK: {{%.*}} = spirv.ISub {{%.*}}, {{%.*}} : vector<4xi32> 46 %0 = spirv.ISub %arg0, %arg1 : vector<4xi32> 47 spirv.Return 48 } 49 spirv.func @imul(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 50 // CHECK: {{%.*}} = spirv.IMul {{%.*}}, {{%.*}} : vector<4xi32> 51 %0 = spirv.IMul %arg0, %arg1 : vector<4xi32> 52 spirv.Return 53 } 54 spirv.func @udiv(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 55 // CHECK: {{%.*}} = spirv.UDiv {{%.*}}, {{%.*}} : vector<4xi32> 56 %0 = spirv.UDiv %arg0, %arg1 : vector<4xi32> 57 spirv.Return 58 } 59 spirv.func @umod(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 60 // CHECK: {{%.*}} = spirv.UMod {{%.*}}, {{%.*}} : vector<4xi32> 61 %0 = spirv.UMod %arg0, %arg1 : vector<4xi32> 62 spirv.Return 63 } 64 spirv.func @sdiv(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 65 // CHECK: {{%.*}} = spirv.SDiv {{%.*}}, {{%.*}} : vector<4xi32> 66 %0 = spirv.SDiv %arg0, %arg1 : vector<4xi32> 67 spirv.Return 68 } 69 spirv.func @smod(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 70 // CHECK: {{%.*}} = spirv.SMod {{%.*}}, {{%.*}} : vector<4xi32> 71 %0 = spirv.SMod %arg0, %arg1 : vector<4xi32> 72 spirv.Return 73 } 74 spirv.func @snegate(%arg0 : vector<4xi32>) "None" { 75 // CHECK: {{%.*}} = spirv.SNegate {{%.*}} : vector<4xi32> 76 %0 = spirv.SNegate %arg0 : vector<4xi32> 77 spirv.Return 78 } 79 spirv.func @srem(%arg0 : vector<4xi32>, %arg1 : vector<4xi32>) "None" { 80 // CHECK: {{%.*}} = spirv.SRem {{%.*}}, {{%.*}} : vector<4xi32> 81 %0 = spirv.SRem %arg0, %arg1 : vector<4xi32> 82 spirv.Return 83 } 84 spirv.func @vector_times_scalar(%arg0 : vector<4xf32>, %arg1 : f32) "None" { 85 // CHECK: {{%.*}} = spirv.VectorTimesScalar {{%.*}}, {{%.*}} : (vector<4xf32>, f32) -> vector<4xf32> 86 %0 = spirv.VectorTimesScalar %arg0, %arg1 : (vector<4xf32>, f32) -> vector<4xf32> 87 spirv.Return 88 } 89} 90