1; RUN: llc -mtriple=hexagon -O2 < %s | FileCheck %s 2 3; Make sure we allocate less than 100 bytes of stack 4; CHECK: allocframe(#{{[1-9][0-9]}} 5 6target triple = "hexagon" 7 8; Function Attrs: nounwind 9define float @f0(float %a0) #0 { 10b0: 11 %v0 = alloca float, align 4 12 %v1 = alloca i16, align 2 13 %v2 = alloca float, align 4 14 store float %a0, ptr %v0, align 4, !tbaa !0 15 %v3 = call signext i16 @f1(ptr %v1, ptr %v0) #1 16 %v4 = icmp ult i16 %v3, 3 17 br i1 %v4, label %b11, label %b1 18 19b1: ; preds = %b0 20 %v5 = load i16, ptr %v1, align 2, !tbaa !4 21 %v6 = sext i16 %v5 to i32 22 %v7 = srem i32 %v6, 3 23 %v8 = icmp eq i32 %v7, 0 24 br i1 %v8, label %b6, label %b2 25 26b2: ; preds = %b1 27 br label %b3 28 29b3: ; preds = %b3, %b2 30 %v9 = phi i16 [ %v12, %b3 ], [ %v5, %b2 ] 31 %v10 = phi i32 [ %v11, %b3 ], [ 0, %b2 ] 32 %v11 = add nsw i32 %v10, -1 33 %v12 = add i16 %v9, 1 34 %v13 = sext i16 %v12 to i32 35 %v14 = srem i32 %v13, 3 36 %v15 = icmp eq i32 %v14, 0 37 br i1 %v15, label %b4, label %b3 38 39b4: ; preds = %b3 40 %v16 = phi i16 [ %v12, %b3 ] 41 %v17 = phi i32 [ %v11, %b3 ] 42 %v18 = phi i32 [ %v10, %b3 ] 43 store i16 %v16, ptr %v1, align 2, !tbaa !4 44 %v19 = icmp slt i32 %v18, 1 45 br i1 %v19, label %b5, label %b6 46 47b5: ; preds = %b4 48 %v20 = call signext i16 @f2(ptr %v0, i32 %v17) #1 49 br label %b6 50 51b6: ; preds = %b5, %b4, %b1 52 %v22 = getelementptr inbounds i16, ptr %v0, i32 1 53 %v23 = load i16, ptr %v22, align 2, !tbaa !6 54 %v24 = icmp slt i16 %v23, 0 55 %v25 = load float, ptr %v0, align 4, !tbaa !0 56 br i1 %v24, label %b7, label %b8 57 58b7: ; preds = %b6 59 %v26 = fsub float -0.000000e+00, %v25 60 store float %v26, ptr %v0, align 4, !tbaa !0 61 br label %b8 62 63b8: ; preds = %b7, %b6 64 %v27 = phi float [ %v26, %b7 ], [ %v25, %b6 ] 65 %v28 = phi i1 [ true, %b7 ], [ false, %b6 ] 66 %v29 = fmul float %v27, 0x3FCF3482C0000000 67 %v30 = fadd float %v29, 0x3FEEA88260000000 68 %v31 = fmul float %v27, %v30 69 %v32 = fadd float %v31, 0x3FB43419E0000000 70 %v33 = fadd float %v27, 0x3FD1E54B40000000 71 %v34 = fdiv float %v32, %v33 72 store float %v34, ptr %v2, align 4, !tbaa !0 73 %v35 = fmul float %v27, 1.500000e+00 74 %v36 = fmul float %v34, %v34 75 %v37 = fmul float %v27, 5.000000e-01 76 %v38 = fdiv float %v37, %v34 77 %v39 = fadd float %v36, %v38 78 %v40 = fdiv float %v35, %v39 79 %v41 = fadd float %v34, %v40 80 %v42 = fmul float %v41, 5.000000e-01 81 br i1 %v28, label %b9, label %b10 82 83b9: ; preds = %b8 84 %v43 = fsub float -0.000000e+00, %v42 85 br label %b10 86 87b10: ; preds = %b9, %b8 88 %v44 = phi float [ %v43, %b9 ], [ %v42, %b8 ] 89 store float %v44, ptr %v2, align 4, !tbaa !0 90 %v45 = load i16, ptr %v1, align 2, !tbaa !4 91 %v46 = sext i16 %v45 to i32 92 %v47 = sdiv i32 %v46, 3 93 %v48 = call signext i16 @f2(ptr %v2, i32 %v47) #1 94 br label %b11 95 96b11: ; preds = %b10, %b0 97 %v49 = phi ptr [ %v2, %b10 ], [ %v0, %b0 ] 98 %v50 = load float, ptr %v49, align 4 99 ret float %v50 100} 101 102declare signext i16 @f1(ptr, ptr) #1 103 104declare signext i16 @f2(ptr, i32) #1 105 106attributes #0 = { nounwind "target-cpu"="hexagonv60" } 107attributes #1 = { nounwind } 108 109!0 = !{!1, !1, i64 0} 110!1 = !{!"float", !2, i64 0} 111!2 = !{!"omnipotent char", !3, i64 0} 112!3 = !{!"Simple C/C++ TBAA"} 113!4 = !{!5, !5, i64 0} 114!5 = !{!"short", !2, i64 0} 115!6 = !{!2, !2, i64 0} 116