xref: /llvm-project/llvm/test/CodeGen/AArch64/sve2-intrinsics-polynomial-arithmetic.ll (revision 62baf21daa377c4ec1a641b26931063c1117d262) 
1; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 < %s | FileCheck %s
3; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sme -force-streaming < %s | FileCheck %s
4
5;
6; EORBT
7;
8
9define <vscale x 16 x i8> @eorbt_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b, <vscale x 16 x i8> %c) {
10; CHECK-LABEL: eorbt_i8:
11; CHECK:       // %bb.0:
12; CHECK-NEXT:    eorbt z0.b, z1.b, z2.b
13; CHECK-NEXT:    ret
14  %out = call <vscale x 16 x i8> @llvm.aarch64.sve.eorbt.nxv16i8(<vscale x 16 x i8> %a,
15                                                                 <vscale x 16 x i8> %b,
16                                                                 <vscale x 16 x i8> %c)
17  ret <vscale x 16 x i8> %out
18}
19
20define <vscale x 8 x i16> @eorbt_i16(<vscale x 8 x i16> %a, <vscale x 8 x i16> %b, <vscale x 8 x i16> %c) {
21; CHECK-LABEL: eorbt_i16:
22; CHECK:       // %bb.0:
23; CHECK-NEXT:    eorbt z0.h, z1.h, z2.h
24; CHECK-NEXT:    ret
25  %out = call <vscale x 8 x i16> @llvm.aarch64.sve.eorbt.nxv8i16(<vscale x 8 x i16> %a,
26                                                                 <vscale x 8 x i16> %b,
27                                                                 <vscale x 8 x i16> %c)
28  ret <vscale x 8 x i16> %out
29}
30
31define <vscale x 4 x i32> @eorbt_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i32> %c) {
32; CHECK-LABEL: eorbt_i32:
33; CHECK:       // %bb.0:
34; CHECK-NEXT:    eorbt z0.s, z1.s, z2.s
35; CHECK-NEXT:    ret
36  %out = call <vscale x 4 x i32> @llvm.aarch64.sve.eorbt.nxv4i32(<vscale x 4 x i32> %a,
37                                                                 <vscale x 4 x i32> %b,
38                                                                 <vscale x 4 x i32> %c)
39  ret <vscale x 4 x i32> %out
40}
41
42define <vscale x 2 x i64> @eorbt_i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b, <vscale x 2 x i64> %c) {
43; CHECK-LABEL: eorbt_i64:
44; CHECK:       // %bb.0:
45; CHECK-NEXT:    eorbt z0.d, z1.d, z2.d
46; CHECK-NEXT:    ret
47  %out = call <vscale x 2 x i64> @llvm.aarch64.sve.eorbt.nxv2i64(<vscale x 2 x i64> %a,
48                                                                 <vscale x 2 x i64> %b,
49                                                                 <vscale x 2 x i64> %c)
50  ret <vscale x 2 x i64> %out
51}
52
53;
54; EORTB
55;
56
57define <vscale x 16 x i8> @eortb_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b, <vscale x 16 x i8> %c) {
58; CHECK-LABEL: eortb_i8:
59; CHECK:       // %bb.0:
60; CHECK-NEXT:    eortb z0.b, z1.b, z2.b
61; CHECK-NEXT:    ret
62  %out = call <vscale x 16 x i8> @llvm.aarch64.sve.eortb.nxv16i8(<vscale x 16 x i8> %a,
63                                                                 <vscale x 16 x i8> %b,
64                                                                 <vscale x 16 x i8> %c)
65  ret <vscale x 16 x i8> %out
66}
67
68define <vscale x 8 x i16> @eortb_i16(<vscale x 8 x i16> %a, <vscale x 8 x i16> %b, <vscale x 8 x i16> %c) {
69; CHECK-LABEL: eortb_i16:
70; CHECK:       // %bb.0:
71; CHECK-NEXT:    eortb z0.h, z1.h, z2.h
72; CHECK-NEXT:    ret
73  %out = call <vscale x 8 x i16> @llvm.aarch64.sve.eortb.nxv8i16(<vscale x 8 x i16> %a,
74                                                                 <vscale x 8 x i16> %b,
75                                                                 <vscale x 8 x i16> %c)
76  ret <vscale x 8 x i16> %out
77}
78
79define <vscale x 4 x i32> @eortb_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i32> %c) {
80; CHECK-LABEL: eortb_i32:
81; CHECK:       // %bb.0:
82; CHECK-NEXT:    eortb z0.s, z1.s, z2.s
83; CHECK-NEXT:    ret
84  %out = call <vscale x 4 x i32> @llvm.aarch64.sve.eortb.nxv4i32(<vscale x 4 x i32> %a,
85                                                                 <vscale x 4 x i32> %b,
86                                                                 <vscale x 4 x i32> %c)
87  ret <vscale x 4 x i32> %out
88}
89
90define <vscale x 2 x i64> @eortb_i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b, <vscale x 2 x i64> %c) {
91; CHECK-LABEL: eortb_i64:
92; CHECK:       // %bb.0:
93; CHECK-NEXT:    eortb z0.d, z1.d, z2.d
94; CHECK-NEXT:    ret
95  %out = call <vscale x 2 x i64> @llvm.aarch64.sve.eortb.nxv2i64(<vscale x 2 x i64> %a,
96                                                                 <vscale x 2 x i64> %b,
97                                                                 <vscale x 2 x i64> %c)
98  ret <vscale x 2 x i64> %out
99}
100
101;
102; PMULLB
103;
104
105define <vscale x 16 x i8> @pmullb_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
106; CHECK-LABEL: pmullb_i8:
107; CHECK:       // %bb.0:
108; CHECK-NEXT:    pmullb z0.h, z0.b, z1.b
109; CHECK-NEXT:    ret
110  %out = call <vscale x 16 x i8> @llvm.aarch64.sve.pmullb.pair.nxv16i8(<vscale x 16 x i8> %a,
111                                                                       <vscale x 16 x i8> %b)
112  ret <vscale x 16 x i8> %out
113}
114
115define <vscale x 4 x i32> @pmullb_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
116; CHECK-LABEL: pmullb_i32:
117; CHECK:       // %bb.0:
118; CHECK-NEXT:    pmullb z0.d, z0.s, z1.s
119; CHECK-NEXT:    ret
120  %out = call <vscale x 4 x i32> @llvm.aarch64.sve.pmullb.pair.nxv4i32(<vscale x 4 x i32> %a,
121                                                                       <vscale x 4 x i32> %b)
122  ret <vscale x 4 x i32> %out
123}
124
125;
126; PMULLT
127;
128
129define <vscale x 16 x i8> @pmullt_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
130; CHECK-LABEL: pmullt_i8:
131; CHECK:       // %bb.0:
132; CHECK-NEXT:    pmullt z0.h, z0.b, z1.b
133; CHECK-NEXT:    ret
134  %out = call <vscale x 16 x i8> @llvm.aarch64.sve.pmullt.pair.nxv16i8(<vscale x 16 x i8> %a,
135                                                                       <vscale x 16 x i8> %b)
136  ret <vscale x 16 x i8> %out
137}
138
139define <vscale x 4 x i32> @pmullt_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
140; CHECK-LABEL: pmullt_i32:
141; CHECK:       // %bb.0:
142; CHECK-NEXT:    pmullt z0.d, z0.s, z1.s
143; CHECK-NEXT:    ret
144  %out = call <vscale x 4 x i32> @llvm.aarch64.sve.pmullt.pair.nxv4i32(<vscale x 4 x i32> %a,
145                                                                       <vscale x 4 x i32> %b)
146  ret <vscale x 4 x i32> %out
147}
148
149declare <vscale x 16 x i8> @llvm.aarch64.sve.eorbt.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>, <vscale x 16 x i8>)
150declare <vscale x 8 x i16> @llvm.aarch64.sve.eorbt.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>, <vscale x 8 x i16>)
151declare <vscale x 4 x i32> @llvm.aarch64.sve.eorbt.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i32>)
152declare <vscale x 2 x i64> @llvm.aarch64.sve.eorbt.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, <vscale x 2 x i64>)
153
154declare <vscale x 16 x i8> @llvm.aarch64.sve.eortb.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>, <vscale x 16 x i8>)
155declare <vscale x 8 x i16> @llvm.aarch64.sve.eortb.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>, <vscale x 8 x i16>)
156declare <vscale x 4 x i32> @llvm.aarch64.sve.eortb.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i32>)
157declare <vscale x 2 x i64> @llvm.aarch64.sve.eortb.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, <vscale x 2 x i64>)
158
159declare <vscale x 16 x i8> @llvm.aarch64.sve.pmullb.pair.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>)
160declare <vscale x 4 x i32> @llvm.aarch64.sve.pmullb.pair.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>)
161
162declare <vscale x 16 x i8> @llvm.aarch64.sve.pmullt.pair.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>)
163declare <vscale x 4 x i32> @llvm.aarch64.sve.pmullt.pair.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>)
164