1 /* SPDX-License-Identifier: BSD-3-Clause 2 * Copyright(c) 2021 Intel Corporation 3 */ 4 5 #ifndef VRB1_VF_ENUM_H 6 #define VRB1_VF_ENUM_H 7 8 /* 9 * VRB1 Register mapping on VF BAR0 10 * This is automatically generated from RDL, format may change with new RDL 11 */ 12 enum { 13 VRB1_VfQmgrIngressAq = 0x00000000, 14 VRB1_VfHiVfToPfDbellVf = 0x00000800, 15 VRB1_VfHiPfToVfDbellVf = 0x00000808, 16 VRB1_VfHiInfoRingBaseLoVf = 0x00000810, 17 VRB1_VfHiInfoRingBaseHiVf = 0x00000814, 18 VRB1_VfHiInfoRingPointerVf = 0x00000818, 19 VRB1_VfHiInfoRingIntWrEnVf = 0x00000820, 20 VRB1_VfHiInfoRingPf2VfWrEnVf = 0x00000824, 21 VRB1_VfHiMsixVectorMapperVf = 0x00000860, 22 VRB1_VfDmaFec5GulDescBaseLoRegVf = 0x00000920, 23 VRB1_VfDmaFec5GulDescBaseHiRegVf = 0x00000924, 24 VRB1_VfDmaFec5GulRespPtrLoRegVf = 0x00000928, 25 VRB1_VfDmaFec5GulRespPtrHiRegVf = 0x0000092C, 26 VRB1_VfDmaFec5GdlDescBaseLoRegVf = 0x00000940, 27 VRB1_VfDmaFec5GdlDescBaseHiRegVf = 0x00000944, 28 VRB1_VfDmaFec5GdlRespPtrLoRegVf = 0x00000948, 29 VRB1_VfDmaFec5GdlRespPtrHiRegVf = 0x0000094C, 30 VRB1_VfDmaFec4GulDescBaseLoRegVf = 0x00000960, 31 VRB1_VfDmaFec4GulDescBaseHiRegVf = 0x00000964, 32 VRB1_VfDmaFec4GulRespPtrLoRegVf = 0x00000968, 33 VRB1_VfDmaFec4GulRespPtrHiRegVf = 0x0000096C, 34 VRB1_VfDmaFec4GdlDescBaseLoRegVf = 0x00000980, 35 VRB1_VfDmaFec4GdlDescBaseHiRegVf = 0x00000984, 36 VRB1_VfDmaFec4GdlRespPtrLoRegVf = 0x00000988, 37 VRB1_VfDmaFec4GdlRespPtrHiRegVf = 0x0000098C, 38 VRB1_VfDmaFftDescBaseLoRegVf = 0x000009A0, 39 VRB1_VfDmaFftDescBaseHiRegVf = 0x000009A4, 40 VRB1_VfDmaFftRespPtrLoRegVf = 0x000009A8, 41 VRB1_VfDmaFftRespPtrHiRegVf = 0x000009AC, 42 VRB1_VfQmgrAqResetVf = 0x00000E00, 43 VRB1_VfQmgrRingSizeVf = 0x00000E04, 44 VRB1_VfQmgrGrpDepthLog20Vf = 0x00000E08, 45 VRB1_VfQmgrGrpDepthLog21Vf = 0x00000E0C, 46 VRB1_VfQmgrGrpFunction0Vf = 0x00000E10, 47 VRB1_VfQmgrGrpFunction1Vf = 0x00000E14, 48 VRB1_VfPmACntrlRegVf = 0x00000F40, 49 VRB1_VfPmACountVf = 0x00000F48, 50 VRB1_VfPmAKCntLoVf = 0x00000F50, 51 VRB1_VfPmAKCntHiVf = 0x00000F54, 52 VRB1_VfPmADeltaCntLoVf = 0x00000F60, 53 VRB1_VfPmADeltaCntHiVf = 0x00000F64, 54 VRB1_VfPmBCntrlRegVf = 0x00000F80, 55 VRB1_VfPmBCountVf = 0x00000F88, 56 VRB1_VfPmBKCntLoVf = 0x00000F90, 57 VRB1_VfPmBKCntHiVf = 0x00000F94, 58 VRB1_VfPmBDeltaCntLoVf = 0x00000FA0, 59 VRB1_VfPmBDeltaCntHiVf = 0x00000FA4, 60 VRB1_VfPmCCntrlRegVf = 0x00000FC0, 61 VRB1_VfPmCCountVf = 0x00000FC8, 62 VRB1_VfPmCKCntLoVf = 0x00000FD0, 63 VRB1_VfPmCKCntHiVf = 0x00000FD4, 64 VRB1_VfPmCDeltaCntLoVf = 0x00000FE0, 65 VRB1_VfPmCDeltaCntHiVf = 0x00000FE4 66 }; 67 68 /* TIP VF Interrupt numbers */ 69 enum { 70 ACC_VF_INT_QMGR_AQ_OVERFLOW = 0, 71 ACC_VF_INT_DOORBELL_PF_2_VF = 1, 72 ACC_VF_INT_ILLEGAL_FORMAT = 2, 73 ACC_VF_INT_QMGR_DISABLED_ACCESS = 3, 74 ACC_VF_INT_QMGR_AQ_OVERTHRESHOLD = 4, 75 ACC_VF_INT_DMA_DL_DESC_IRQ = 5, 76 ACC_VF_INT_DMA_UL_DESC_IRQ = 6, 77 ACC_VF_INT_DMA_FFT_DESC_IRQ = 7, 78 ACC_VF_INT_DMA_UL5G_DESC_IRQ = 8, 79 ACC_VF_INT_DMA_DL5G_DESC_IRQ = 9, 80 ACC_VF_INT_DMA_MLD_DESC_IRQ = 10, 81 }; 82 83 #endif /* VRB1_VF_ENUM_H */ 84