1; RUN: opt -passes=loop-vectorize -force-vector-width=2 -force-vector-interleave=2 -scev-verify-ir -S %s | FileCheck %s 2 3; Make sure SCEV is not queried while the IR is temporarily invalid. The tests 4; deliberately do not check for details of the vectorized IR, because that's 5; not the focus of the test. 6 7define void @pr49538() { 8; CHECK-LABEL: @pr49538 9; CHECK: vector.body: 10; 11entry: 12 br label %loop.0 13 14loop.0: 15 %iv.0 = phi i16 [ -1, %entry ], [ %iv.0.next, %loop.0.latch ] 16 br label %loop.1 17 18loop.1: 19 %iv.1 = phi i16 [ -1, %loop.0 ], [ %iv.1.next, %loop.1 ] 20 %iv.1.next = add nsw i16 %iv.1, 1 21 %i6 = icmp eq i16 %iv.1.next, %iv.0 22 br i1 %i6, label %loop.0.latch, label %loop.1 23 24loop.0.latch: 25 %i8 = phi i16 [ 1, %loop.1 ] 26 %iv.0.next = add nsw i16 %iv.0, 1 27 %ec.0 = icmp eq i16 %iv.0.next, %i8 28 br i1 %ec.0, label %exit, label %loop.0 29 30exit: 31 ret void 32} 33 34define void @pr49900(i32 %x, ptr %ptr) { 35; CHECK-LABEL: @pr49900 36; CHECK: vector.body{{.*}}: 37; CHECK: vector.body{{.*}}: 38; 39entry: 40 br label %loop.0 41 42loop.0: ; preds = %bb2, %bb 43 %ec.0 = icmp slt i32 %x, 0 44 br i1 %ec.0, label %loop.0, label %loop.1.ph 45 46loop.1.ph: ; preds = %bb2 47 br label %loop.1 48 49loop.1: ; preds = %bb33, %bb5 50 %iv.1 = phi i32 [ 0, %loop.1.ph ], [ %iv.3.next, %loop.1.latch ] 51 br label %loop.2 52 53loop.2: 54 %iv.2 = phi i32 [ %iv.1, %loop.1 ], [ %iv.2.next, %loop.2 ] 55 %tmp54 = add i32 %iv.2, 12 56 %iv.2.next = add i32 %iv.2, 13 57 %ext = zext i32 %iv.2.next to i64 58 %tmp56 = add nuw nsw i64 %ext, 1 59 %C6 = icmp sle i32 %tmp54, 65536 60 br i1 %C6, label %loop.2, label %loop.3.ph 61 62loop.3.ph: 63 br label %loop.3 64 65loop.3: 66 %iv.3 = phi i32 [ %iv.2.next, %loop.3.ph ], [ %iv.3.next, %loop.3 ] 67 %iv.3.next = add i32 %iv.3 , 13 68 %C1 = icmp ult i32 %iv.3.next, 65536 69 br i1 %C1, label %loop.3, label %loop.1.latch 70 71loop.1.latch: 72 %ec = icmp ne i32 %iv.1, 9999 73 br i1 %ec, label %loop.1, label %exit 74 75exit: 76 ret void 77} 78 79; CHECK-LABEL: @pr52024( 80; CHECK: vector.body: 81; 82define void @pr52024(ptr %dst, i16 %N) { 83entry: 84 br label %loop.1 85 86loop.1: 87 %iv.1 = phi i16 [ 1, %entry ], [ %iv.1.next, %loop.1.latch ] 88 %iv.1.next = mul i16 %iv.1, 3 89 %exitcond.1 = icmp uge i16 %iv.1.next, 99 90 br i1 %exitcond.1, label %loop.1.latch, label %exit 91 92loop.1.latch: 93 %exitcond.2 = icmp eq i16 %iv.1.next, %N 94 br i1 %exitcond.2, label %loop.2.ph, label %loop.1 95 96loop.2.ph: 97 %iv.1.next.lcssa = phi i16 [ %iv.1.next, %loop.1.latch ] 98 %iv.1.next.ext = sext i16 %iv.1.next.lcssa to i64 99 br label %loop.2.header 100 101loop.2.header: 102 %iv.1.rem = urem i64 100, %iv.1.next.ext 103 %rem.trunc = trunc i64 %iv.1.rem to i16 104 br label %loop.3 105 106loop.3: 107 %iv.3 = phi i32 [ 8, %loop.2.header ], [ %iv.3.next, %loop.3 ] 108 %sub.phi = phi i16 [ 0, %loop.2.header ], [ %sub, %loop.3 ] 109 %sub = sub i16 %sub.phi, %rem.trunc 110 %sub.ext = zext i16 %sub to i32 111 %gep.dst = getelementptr i32, ptr %dst, i32 %iv.3 112 store i32 %sub.ext, ptr %gep.dst 113 %iv.3.next= add nuw nsw i32 %iv.3, 1 114 %exitcond.3 = icmp eq i32 %iv.3.next, 34 115 br i1 %exitcond.3, label %loop.2.latch, label %loop.3 116 117loop.2.latch: 118 %sub.lcssa = phi i16 [ %sub, %loop.3 ] 119 %exitcond = icmp uge i16 %sub.lcssa, 200 120 br i1 %exitcond, label %exit, label %loop.2.header 121 122exit: 123 ret void 124} 125