1; RUN: llc -mtriple=hexagon -O2 < %s 2; REQUIRES: asserts 3 4target triple = "hexagon" 5 6%s.0 = type { i32, i16, i16 } 7 8; Function Attrs: nounwind 9define i32 @f0(ptr %a0, ptr nocapture %a1, i32 %a2, ptr %a3) #0 { 10b0: 11 %v0 = alloca [8 x i8], align 8 12 %v1 = load ptr, ptr %a1, align 4, !tbaa !0 13 %v2 = icmp eq ptr %a3, null 14 br i1 %v2, label %b1, label %b2 15 16b1: ; preds = %b0 17 %v3 = call ptr @f1() #1 18 br label %b2 19 20b2: ; preds = %b1, %b0 21 %v4 = phi ptr [ %v3, %b1 ], [ %a3, %b0 ] 22 %v5 = icmp eq ptr %a0, null 23 br i1 %v5, label %b5, label %b3 24 25b3: ; preds = %b2 26 %v6 = icmp eq i32 %a2, 0 27 br i1 %v6, label %b23, label %b4 28 29b4: ; preds = %b3 30 %v9 = getelementptr inbounds %s.0, ptr %v4, i32 0, i32 1 31 %v10 = getelementptr inbounds %s.0, ptr %v4, i32 0, i32 2 32 br label %b11 33 34b5: ; preds = %b2 35 %v13 = load i32, ptr %v1, align 4, !tbaa !4 36 %v14 = call i32 @f2(ptr %v0, i32 %v13, ptr %v4) #1 37 %v15 = icmp slt i32 %v14, 0 38 br i1 %v15, label %b25, label %b6 39 40b6: ; preds = %b5 41 br label %b7 42 43b7: ; preds = %b10, %b6 44 %v16 = phi i32 [ %v29, %b10 ], [ %v14, %b6 ] 45 %v17 = phi i32 [ %v26, %b10 ], [ 0, %b6 ] 46 %v18 = phi ptr [ %v27, %b10 ], [ %v1, %b6 ] 47 %v19 = icmp sgt i32 %v16, 0 48 br i1 %v19, label %b8, label %b10 49 50b8: ; preds = %b7 51 %v20 = add nsw i32 %v16, -1 52 %v21 = getelementptr inbounds [8 x i8], ptr %v0, i32 0, i32 %v20 53 %v22 = load i8, ptr %v21, align 1, !tbaa !6 54 %v23 = icmp eq i8 %v22, 0 55 br i1 %v23, label %b9, label %b10 56 57b9: ; preds = %b8 58 %v24 = add i32 %v17, -1 59 %v25 = add i32 %v24, %v16 60 br label %b25 61 62b10: ; preds = %b8, %b7 63 %v26 = add i32 %v16, %v17 64 %v27 = getelementptr inbounds i32, ptr %v18, i32 1 65 %v28 = load i32, ptr %v27, align 4, !tbaa !4 66 %v29 = call i32 @f2(ptr %v0, i32 %v28, ptr %v4) #1 67 %v30 = icmp slt i32 %v29, 0 68 br i1 %v30, label %b24, label %b7 69 70b11: ; preds = %b21, %b4 71 %v31 = phi ptr [ %a0, %b4 ], [ %v64, %b21 ] 72 %v32 = phi i32 [ %a2, %b4 ], [ %v65, %b21 ] 73 %v33 = phi i32 [ 0, %b4 ], [ %v62, %b21 ] 74 %v34 = phi ptr [ %v1, %b4 ], [ %v63, %b21 ] 75 %v35 = phi i32 [ undef, %b4 ], [ %v47, %b21 ] 76 %v36 = phi i16 [ undef, %b4 ], [ %v46, %b21 ] 77 %v37 = phi i16 [ undef, %b4 ], [ %v45, %b21 ] 78 %v38 = call i32 @f3() #1 79 %v39 = icmp ult i32 %v32, %v38 80 br i1 %v39, label %b12, label %b13 81 82b12: ; preds = %b11 83 %v40 = load i32, ptr %v4, align 4 84 %v41 = load i32, ptr %v9, align 4 85 %v42 = trunc i32 %v41 to i16 86 %v43 = lshr i32 %v41, 16 87 %v44 = trunc i32 %v43 to i16 88 br label %b13 89 90b13: ; preds = %b12, %b11 91 %v45 = phi i16 [ %v44, %b12 ], [ %v37, %b11 ] 92 %v46 = phi i16 [ %v42, %b12 ], [ %v36, %b11 ] 93 %v47 = phi i32 [ %v40, %b12 ], [ %v35, %b11 ] 94 %v48 = phi ptr [ %v0, %b12 ], [ %v31, %b11 ] 95 %v49 = load i32, ptr %v34, align 4, !tbaa !4 96 %v50 = call i32 @f2(ptr %v48, i32 %v49, ptr %v4) #1 97 %v51 = icmp slt i32 %v50, 0 98 br i1 %v51, label %b22, label %b14 99 100b14: ; preds = %b13 101 %v52 = icmp eq ptr %v31, %v48 102 br i1 %v52, label %b18, label %b15 103 104b15: ; preds = %b14 105 %v53 = icmp ult i32 %v32, %v50 106 br i1 %v53, label %b16, label %b17 107 108b16: ; preds = %b15 109 store i32 %v47, ptr %v4, align 4 110 store i16 %v46, ptr %v9, align 4 111 store i16 %v45, ptr %v10, align 2 112 br label %b23 113 114b17: ; preds = %b15 115 %v54 = call ptr @f4(ptr %v31, ptr %v0, i32 %v50) #1 116 br label %b18 117 118b18: ; preds = %b17, %b14 119 %v55 = icmp sgt i32 %v50, 0 120 br i1 %v55, label %b19, label %b21 121 122b19: ; preds = %b18 123 %v56 = add nsw i32 %v50, -1 124 %v57 = getelementptr inbounds i8, ptr %v31, i32 %v56 125 %v58 = load i8, ptr %v57, align 1, !tbaa !6 126 %v59 = icmp eq i8 %v58, 0 127 br i1 %v59, label %b20, label %b21 128 129b20: ; preds = %b19 130 store ptr null, ptr %a1, align 4, !tbaa !0 131 %v60 = add i32 %v33, -1 132 %v61 = add i32 %v60, %v50 133 br label %b25 134 135b21: ; preds = %b19, %b18 136 %v62 = add i32 %v50, %v33 137 %v63 = getelementptr inbounds i32, ptr %v34, i32 1 138 %v64 = getelementptr inbounds i8, ptr %v31, i32 %v50 139 %v65 = sub i32 %v32, %v50 140 %v66 = icmp eq i32 %v32, %v50 141 br i1 %v66, label %b22, label %b11 142 143b22: ; preds = %b21, %b13 144 %v67 = phi ptr [ %v34, %b13 ], [ %v63, %b21 ] 145 %v68 = phi i32 [ -1, %b13 ], [ %v62, %b21 ] 146 br label %b23 147 148b23: ; preds = %b22, %b16, %b3 149 %v69 = phi ptr [ %v34, %b16 ], [ %v1, %b3 ], [ %v67, %b22 ] 150 %v70 = phi i32 [ %v33, %b16 ], [ 0, %b3 ], [ %v68, %b22 ] 151 store ptr %v69, ptr %a1, align 4, !tbaa !0 152 br label %b25 153 154b24: ; preds = %b10 155 br label %b25 156 157b25: ; preds = %b24, %b23, %b20, %b9, %b5 158 %v71 = phi i32 [ %v25, %b9 ], [ %v70, %b23 ], [ %v61, %b20 ], [ -1, %b5 ], [ -1, %b24 ] 159 ret i32 %v71 160} 161 162declare ptr @f1(...) 163 164declare i32 @f2(ptr, i32, ptr) 165 166declare i32 @f3() 167 168declare ptr @f4(ptr, ptr, i32) 169 170attributes #0 = { nounwind "target-cpu"="hexagonv55" } 171attributes #1 = { nounwind } 172 173!0 = !{!1, !1, i64 0} 174!1 = !{!"any pointer", !2} 175!2 = !{!"omnipotent char", !3} 176!3 = !{!"Simple C/C++ TBAA"} 177!4 = !{!5, !5, i64 0} 178!5 = !{!"int", !2} 179!6 = !{!2, !2, i64 0} 180