1; RUN: llc -mtriple=hexagon -O2 < %s 2; REQUIRES: asserts 3; Check for successful compilation. 4 5target triple = "hexagon-unknown--elf" 6 7; Function Attrs: nounwind optsize 8define void @f0(ptr nocapture readonly %a0, ptr nocapture readonly %a1, ptr nocapture %a2, i32 %a3, i32 %a4, i32 %a5) #0 { 9b0: 10 %v2 = icmp sgt i32 %a5, 0 11 br i1 %v2, label %b1, label %b6 12 13b1: ; preds = %b0 14 %v3 = icmp sgt i32 %a4, 0 15 %v4 = getelementptr i16, ptr %a2, i32 5 16 %v5 = getelementptr i16, ptr %a2, i32 6 17 %v6 = getelementptr i16, ptr %a2, i32 7 18 br label %b2 19 20b2: ; preds = %b5, %b1 21 %v7 = phi ptr [ %a2, %b1 ], [ %v12, %b5 ] 22 %v8 = phi ptr [ %v4, %b1 ], [ %v59, %b5 ] 23 %v9 = phi ptr [ %v5, %b1 ], [ %v60, %b5 ] 24 %v10 = phi ptr [ %v6, %b1 ], [ %v61, %b5 ] 25 %v11 = phi i32 [ 0, %b1 ], [ %v57, %b5 ] 26 %v12 = getelementptr i16, ptr %v7, i32 4 27 br i1 %v3, label %b3, label %b5 28 29b3: ; preds = %b3, %b2 30 %v13 = phi i32 [ %v43, %b3 ], [ 0, %b2 ] 31 %v14 = phi i32 [ %v30, %b3 ], [ 0, %b2 ] 32 %v15 = phi i32 [ %v34, %b3 ], [ 0, %b2 ] 33 %v16 = phi i32 [ %v42, %b3 ], [ 0, %b2 ] 34 %v17 = phi i32 [ %v38, %b3 ], [ 0, %b2 ] 35 %v18 = add nsw i32 %v13, %v11 36 %v19 = sdiv i32 %v18, 4 37 %v20 = getelementptr inbounds i64, ptr %a0, i32 %v19 38 %v21 = load i64, ptr %v20, align 8 39 %v22 = add nsw i32 %v19, 1 40 %v23 = getelementptr inbounds i64, ptr %a0, i32 %v22 41 %v24 = load i64, ptr %v23, align 8 42 %v25 = sdiv i32 %v13, 4 43 %v26 = getelementptr inbounds i64, ptr %a1, i32 %v25 44 %v27 = load i64, ptr %v26, align 8 45 %v28 = sext i32 %v14 to i64 46 %v29 = tail call i64 @llvm.hexagon.M2.vrmac.s0(i64 %v28, i64 %v21, i64 %v27) 47 %v30 = trunc i64 %v29 to i32 48 %v31 = tail call i64 @llvm.hexagon.S2.valignib(i64 %v24, i64 %v21, i32 2) 49 %v32 = sext i32 %v15 to i64 50 %v33 = tail call i64 @llvm.hexagon.M2.vrmac.s0(i64 %v32, i64 %v31, i64 %v27) 51 %v34 = trunc i64 %v33 to i32 52 %v35 = tail call i64 @llvm.hexagon.S2.valignib(i64 %v24, i64 %v21, i32 4) 53 %v36 = sext i32 %v17 to i64 54 %v37 = tail call i64 @llvm.hexagon.M2.vrmac.s0(i64 %v36, i64 %v35, i64 %v27) 55 %v38 = trunc i64 %v37 to i32 56 %v39 = tail call i64 @llvm.hexagon.S2.valignib(i64 %v24, i64 %v21, i32 6) 57 %v40 = sext i32 %v16 to i64 58 %v41 = tail call i64 @llvm.hexagon.M2.vrmac.s0(i64 %v40, i64 %v39, i64 %v27) 59 %v42 = trunc i64 %v41 to i32 60 %v43 = add nsw i32 %v13, 4 61 %v44 = icmp slt i32 %v43, %a4 62 br i1 %v44, label %b3, label %b4 63 64b4: ; preds = %b3 65 %v45 = ashr i32 %v30, 18 66 %v46 = trunc i32 %v45 to i16 67 %v47 = ashr i32 %v34, 18 68 %v48 = trunc i32 %v47 to i16 69 %v49 = ashr i32 %v38, 18 70 %v50 = trunc i32 %v49 to i16 71 %v51 = ashr i32 %v42, 18 72 %v52 = trunc i32 %v51 to i16 73 br label %b5 74 75b5: ; preds = %b4, %b2 76 %v53 = phi i16 [ %v46, %b4 ], [ 0, %b2 ] 77 %v54 = phi i16 [ %v48, %b4 ], [ 0, %b2 ] 78 %v55 = phi i16 [ %v52, %b4 ], [ 0, %b2 ] 79 %v56 = phi i16 [ %v50, %b4 ], [ 0, %b2 ] 80 %v57 = add nsw i32 %v11, 4 81 store i16 %v53, ptr %v12, align 8 82 store i16 %v54, ptr %v8, align 8 83 store i16 %v56, ptr %v9, align 8 84 store i16 %v55, ptr %v10, align 8 85 %v58 = icmp slt i32 %v57, %a5 86 %v59 = getelementptr i16, ptr %v8, i32 4 87 %v60 = getelementptr i16, ptr %v9, i32 4 88 %v61 = getelementptr i16, ptr %v10, i32 4 89 br i1 %v58, label %b2, label %b6 90 91b6: ; preds = %b5, %b0 92 ret void 93} 94 95; Function Attrs: nounwind readnone 96declare i64 @llvm.hexagon.M2.vrmac.s0(i64, i64, i64) #1 97 98; Function Attrs: nounwind readnone 99declare i64 @llvm.hexagon.S2.valignib(i64, i64, i32) #1 100 101attributes #0 = { nounwind optsize } 102attributes #1 = { nounwind readnone } 103