Lines Matching defs:emitInst

204   MachineInstrBuilder emitInst(unsigned Opc) {
208   MachineInstrBuilder emitInst(unsigned Opc, unsigned DstReg) {
215     return emitInst(Opc).addReg(SrcReg).addReg(MemReg).addImm(MemOffset);
220     return emitInst(Opc, DstReg).addReg(MemReg).addImm(MemOffset);
326   emitInst(Opc, ResultReg).addReg(LHSReg).addReg(RHSReg);
363     emitInst(Opc, ResultReg).addReg(Mips::ZERO).addImm(Imm);
366     emitInst(Mips::ORi, ResultReg).addReg(Mips::ZERO).addImm(Imm);
374     emitInst(Mips::LUi, TmpReg).addImm(Hi);
375     emitInst(Mips::ORi, ResultReg).addReg(TmpReg).addImm(Lo);
377     emitInst(Mips::LUi, ResultReg).addImm(Hi);
390     emitInst(Mips::MTC1, DestReg).addReg(TempReg);
398     emitInst(Mips::BuildPairF64, DestReg).addReg(TempReg2).addReg(TempReg1);
415   emitInst(Mips::LW, DestReg)
421     emitInst(Mips::ADDiu, TempReg)
432   emitInst(Mips::LW, DestReg)
647     emitInst(Mips::XOR, TempReg).addReg(LeftReg).addReg(RightReg);
648     emitInst(Mips::SLTiu, ResultReg).addReg(TempReg).addImm(1);
653     emitInst(Mips::XOR, TempReg).addReg(LeftReg).addReg(RightReg);
654     emitInst(Mips::SLTu, ResultReg).addReg(Mips::ZERO).addReg(TempReg);
658     emitInst(Mips::SLTu, ResultReg).addReg(RightReg).addReg(LeftReg);
661     emitInst(Mips::SLTu, ResultReg).addReg(LeftReg).addReg(RightReg);
665     emitInst(Mips::SLTu, TempReg).addReg(LeftReg).addReg(RightReg);
666     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
671     emitInst(Mips::SLTu, TempReg).addReg(RightReg).addReg(LeftReg);
672     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
676     emitInst(Mips::SLT, ResultReg).addReg(RightReg).addReg(LeftReg);
679     emitInst(Mips::SLT, ResultReg).addReg(LeftReg).addReg(RightReg);
683     emitInst(Mips::SLT, TempReg).addReg(LeftReg).addReg(RightReg);
684     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
689     emitInst(Mips::SLT, TempReg).addReg(RightReg).addReg(LeftReg);
690     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
736     emitInst(Mips::ADDiu, RegWithZero).addReg(Mips::ZERO).addImm(0);
737     emitInst(Mips::ADDiu, RegWithOne).addReg(Mips::ZERO).addImm(1);
738     emitInst(Opc).addReg(Mips::FCC0, RegState::Define).addReg(LeftReg)
740     emitInst(CondMovOpc, ResultReg)
1016   emitInst(Mips::CVT_D32_S, DestReg).addReg(SrcReg);
1070   emitInst(TargetOpcode::COPY, TempReg).addReg(Src2Reg);
1071   emitInst(CondMovOpc, ResultReg)
1096   emitInst(Mips::CVT_S_D32, DestReg).addReg(SrcReg);
1135   emitInst(Opc, TempReg).addReg(SrcReg);
1136   emitInst(Mips::MFC1, DestReg).addReg(TempReg);
1155   emitInst(Mips::ADJCALLSTACKDOWN).addImm(16).addImm(0);
1285   emitInst(Mips::ADJCALLSTACKUP).addImm(16).addImm(0);
1563   emitInst(TargetOpcode::COPY, Mips::T9).addReg(DestAddress);
1611         emitInst(Mips::WSBH, DestReg).addReg(SrcReg);
1621         emitInst(Mips::SLL, TempReg[0]).addReg(SrcReg).addImm(8);
1622         emitInst(Mips::SRL, TempReg[1]).addReg(SrcReg).addImm(8);
1623         emitInst(Mips::ANDi, TempReg[2]).addReg(TempReg[1]).addImm(0xFF);
1624         emitInst(Mips::OR, DestReg).addReg(TempReg[0]).addReg(TempReg[2]);
1631         emitInst(Mips::WSBH, TempReg).addReg(SrcReg);
1632         emitInst(Mips::ROTR, DestReg).addReg(TempReg).addImm(16);
1643         emitInst(Mips::SRL, TempReg[0]).addReg(SrcReg).addImm(8);
1644         emitInst(Mips::SRL, TempReg[1]).addReg(SrcReg).addImm(24);
1645         emitInst(Mips::ANDi, TempReg[2]).addReg(TempReg[0]).addImm(0xFF00);
1646         emitInst(Mips::OR, TempReg[3]).addReg(TempReg[1]).addReg(TempReg[2]);
1648         emitInst(Mips::ANDi, TempReg[4]).addReg(SrcReg).addImm(0xFF00);
1649         emitInst(Mips::SLL, TempReg[5]).addReg(TempReg[4]).addImm(8);
1651         emitInst(Mips::SLL, TempReg[6]).addReg(SrcReg).addImm(24);
1652         emitInst(Mips::OR, TempReg[7]).addReg(TempReg[3]).addReg(TempReg[5]);
1653         emitInst(Mips::OR, DestReg).addReg(TempReg[6]).addReg(TempReg[7]);
1777   MachineInstrBuilder MIB = emitInst(Mips::RetRA);
1849   emitInst(Mips::SLL, TempReg).addReg(SrcReg).addImm(ShiftAmt);
1850   emitInst(Mips::SRA, DestReg).addReg(TempReg).addImm(ShiftAmt);
1860     emitInst(Mips::SEB, DestReg).addReg(SrcReg);
1863     emitInst(Mips::SEH, DestReg).addReg(SrcReg);
1896   emitInst(Mips::ANDi, DestReg).addReg(SrcReg).addImm(Imm);
1949   emitInst(DivOpc).addReg(Src0Reg).addReg(Src1Reg);
1950   emitInst(Mips::TEQ).addReg(Src1Reg).addReg(Mips::ZERO).addImm(7);
1959   emitInst(MFOpc, ResultReg);
2012     emitInst(Opcode, ResultReg).addReg(Op0Reg).addImm(ShiftVal);
2035   emitInst(Opcode, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
2122     emitInst(Mips::ADDu, DestReg).addReg(TempReg).addReg(Addr.getReg());