Lines Matching defs:ResultReg

179   bool emitLoad(MVT VT, unsigned &ResultReg, Address &Addr);
322   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
323   if (!ResultReg)
326   emitInst(Opc, ResultReg).addReg(LHSReg).addReg(RHSReg);
327   return ResultReg;
338     Register ResultReg = createResultReg(&Mips::GPR32RegClass);
340             ResultReg)
343     return ResultReg;
359   Register ResultReg = createResultReg(RC);
363     emitInst(Opc, ResultReg).addReg(Mips::ZERO).addImm(Imm);
364     return ResultReg;
366     emitInst(Mips::ORi, ResultReg).addReg(Mips::ZERO).addImm(Imm);
367     return ResultReg;
375     emitInst(Mips::ORi, ResultReg).addReg(TmpReg).addImm(Lo);
377     emitInst(Mips::LUi, ResultReg).addImm(Hi);
379   return ResultReg;
631 bool MipsFastISel::emitCmp(unsigned ResultReg, const CmpInst *CI) {
648     emitInst(Mips::SLTiu, ResultReg).addReg(TempReg).addImm(1);
654     emitInst(Mips::SLTu, ResultReg).addReg(Mips::ZERO).addReg(TempReg);
658     emitInst(Mips::SLTu, ResultReg).addReg(RightReg).addReg(LeftReg);
661     emitInst(Mips::SLTu, ResultReg).addReg(LeftReg).addReg(RightReg);
666     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
672     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
676     emitInst(Mips::SLT, ResultReg).addReg(RightReg).addReg(LeftReg);
679     emitInst(Mips::SLT, ResultReg).addReg(LeftReg).addReg(RightReg);
684     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
690     emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
740     emitInst(CondMovOpc, ResultReg)
750 bool MipsFastISel::emitLoad(MVT VT, unsigned &ResultReg, Address &Addr) {
757     ResultReg = createResultReg(&Mips::GPR32RegClass);
761     ResultReg = createResultReg(&Mips::GPR32RegClass);
765     ResultReg = createResultReg(&Mips::GPR32RegClass);
771     ResultReg = createResultReg(&Mips::FGR32RegClass);
777     ResultReg = createResultReg(&Mips::AFGR64RegClass);
785     emitInstLoad(Opc, ResultReg, Addr.getReg(), Addr.getOffset());
795     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
859   unsigned ResultReg;
864     ResultReg = emitLogicalOp(ISD::AND, VT, I->getOperand(0), I->getOperand(1));
867     ResultReg = emitLogicalOp(ISD::OR, VT, I->getOperand(0), I->getOperand(1));
870     ResultReg = emitLogicalOp(ISD::XOR, VT, I->getOperand(0), I->getOperand(1));
874   if (!ResultReg)
877   updateValueMap(I, ResultReg);
903   unsigned ResultReg;
904   if (!emitLoad(VT, ResultReg, Addr))
906   updateValueMap(LI, ResultReg);
991   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
992   if (!emitCmp(ResultReg, CI))
994   updateValueMap(I, ResultReg);
1064   Register ResultReg = createResultReg(RC);
1067   if (!ResultReg || !TempReg)
1071   emitInst(CondMovOpc, ResultReg)
1073   updateValueMap(I, ResultReg);
1303     Register ResultReg = createResultReg(TLI.getRegClassFor(CopyVT));
1304     if (!ResultReg)
1308             ResultReg).addReg(RVLocs[0].getLocReg());
1311     CLI.ResultReg = ResultReg;
1475     Register ResultReg = createResultReg(Allocation[ArgNo].RC);
1477             TII.get(TargetOpcode::COPY), ResultReg)
1479     updateValueMap(&FormalArg, ResultReg);
1827   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
1829   if (!emitIntExt(SrcVT, SrcReg, DestVT, ResultReg, isZExt))
1831   updateValueMap(I, ResultReg);
1952   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
1953   if (!ResultReg)
1959   emitInst(MFOpc, ResultReg);
1961   updateValueMap(I, ResultReg);
1971   Register ResultReg = createResultReg(&Mips::GPR32RegClass);
1972   if (!ResultReg)
2012     emitInst(Opcode, ResultReg).addReg(Op0Reg).addImm(ShiftVal);
2013     updateValueMap(I, ResultReg);
2035   emitInst(Opcode, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
2036   updateValueMap(I, ResultReg);
2138     Register ResultReg = createResultReg(RC);
2142     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, II, ResultReg)
2147     return ResultReg;