1 /* $NetBSD: qcom,gcc-msm8996.h,v 1.1.1.2 2017/10/28 10:30:32 jmcneill Exp $ */ 2 3 /* 4 * Copyright (c) 2015, The Linux Foundation. All rights reserved. 5 * 6 * This software is licensed under the terms of the GNU General Public 7 * License version 2, as published by the Free Software Foundation, and 8 * may be copied, distributed, and modified under those terms. 9 * 10 * This program is distributed in the hope that it will be useful, 11 * but WITHOUT ANY WARRANTY; without even the implied warranty of 12 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the 13 * GNU General Public License for more details. 14 */ 15 16 #ifndef _DT_BINDINGS_CLK_MSM_GCC_8996_H 17 #define _DT_BINDINGS_CLK_MSM_GCC_8996_H 18 19 #define GPLL0_EARLY 0 20 #define GPLL0 1 21 #define GPLL1_EARLY 2 22 #define GPLL1 3 23 #define GPLL2_EARLY 4 24 #define GPLL2 5 25 #define GPLL3_EARLY 6 26 #define GPLL3 7 27 #define GPLL4_EARLY 8 28 #define GPLL4 9 29 #define SYSTEM_NOC_CLK_SRC 10 30 #define CONFIG_NOC_CLK_SRC 11 31 #define PERIPH_NOC_CLK_SRC 12 32 #define MMSS_BIMC_GFX_CLK_SRC 13 33 #define USB30_MASTER_CLK_SRC 14 34 #define USB30_MOCK_UTMI_CLK_SRC 15 35 #define USB3_PHY_AUX_CLK_SRC 16 36 #define USB20_MASTER_CLK_SRC 17 37 #define USB20_MOCK_UTMI_CLK_SRC 18 38 #define SDCC1_APPS_CLK_SRC 19 39 #define SDCC1_ICE_CORE_CLK_SRC 20 40 #define SDCC2_APPS_CLK_SRC 21 41 #define SDCC3_APPS_CLK_SRC 22 42 #define SDCC4_APPS_CLK_SRC 23 43 #define BLSP1_QUP1_SPI_APPS_CLK_SRC 24 44 #define BLSP1_QUP1_I2C_APPS_CLK_SRC 25 45 #define BLSP1_UART1_APPS_CLK_SRC 26 46 #define BLSP1_QUP2_SPI_APPS_CLK_SRC 27 47 #define BLSP1_QUP2_I2C_APPS_CLK_SRC 28 48 #define BLSP1_UART2_APPS_CLK_SRC 29 49 #define BLSP1_QUP3_SPI_APPS_CLK_SRC 30 50 #define BLSP1_QUP3_I2C_APPS_CLK_SRC 31 51 #define BLSP1_UART3_APPS_CLK_SRC 32 52 #define BLSP1_QUP4_SPI_APPS_CLK_SRC 33 53 #define BLSP1_QUP4_I2C_APPS_CLK_SRC 34 54 #define BLSP1_UART4_APPS_CLK_SRC 35 55 #define BLSP1_QUP5_SPI_APPS_CLK_SRC 36 56 #define BLSP1_QUP5_I2C_APPS_CLK_SRC 37 57 #define BLSP1_UART5_APPS_CLK_SRC 38 58 #define BLSP1_QUP6_SPI_APPS_CLK_SRC 39 59 #define BLSP1_QUP6_I2C_APPS_CLK_SRC 40 60 #define BLSP1_UART6_APPS_CLK_SRC 41 61 #define BLSP2_QUP1_SPI_APPS_CLK_SRC 42 62 #define BLSP2_QUP1_I2C_APPS_CLK_SRC 43 63 #define BLSP2_UART1_APPS_CLK_SRC 44 64 #define BLSP2_QUP2_SPI_APPS_CLK_SRC 45 65 #define BLSP2_QUP2_I2C_APPS_CLK_SRC 46 66 #define BLSP2_UART2_APPS_CLK_SRC 47 67 #define BLSP2_QUP3_SPI_APPS_CLK_SRC 48 68 #define BLSP2_QUP3_I2C_APPS_CLK_SRC 49 69 #define BLSP2_UART3_APPS_CLK_SRC 50 70 #define BLSP2_QUP4_SPI_APPS_CLK_SRC 51 71 #define BLSP2_QUP4_I2C_APPS_CLK_SRC 52 72 #define BLSP2_UART4_APPS_CLK_SRC 53 73 #define BLSP2_QUP5_SPI_APPS_CLK_SRC 54 74 #define BLSP2_QUP5_I2C_APPS_CLK_SRC 55 75 #define BLSP2_UART5_APPS_CLK_SRC 56 76 #define BLSP2_QUP6_SPI_APPS_CLK_SRC 57 77 #define BLSP2_QUP6_I2C_APPS_CLK_SRC 58 78 #define BLSP2_UART6_APPS_CLK_SRC 59 79 #define PDM2_CLK_SRC 60 80 #define TSIF_REF_CLK_SRC 61 81 #define CE1_CLK_SRC 62 82 #define GCC_SLEEP_CLK_SRC 63 83 #define BIMC_CLK_SRC 64 84 #define HMSS_AHB_CLK_SRC 65 85 #define BIMC_HMSS_AXI_CLK_SRC 66 86 #define HMSS_RBCPR_CLK_SRC 67 87 #define HMSS_GPLL0_CLK_SRC 68 88 #define GP1_CLK_SRC 69 89 #define GP2_CLK_SRC 70 90 #define GP3_CLK_SRC 71 91 #define PCIE_AUX_CLK_SRC 72 92 #define UFS_AXI_CLK_SRC 73 93 #define UFS_ICE_CORE_CLK_SRC 74 94 #define QSPI_SER_CLK_SRC 75 95 #define GCC_SYS_NOC_AXI_CLK 76 96 #define GCC_SYS_NOC_HMSS_AHB_CLK 77 97 #define GCC_SNOC_CNOC_AHB_CLK 78 98 #define GCC_SNOC_PNOC_AHB_CLK 79 99 #define GCC_SYS_NOC_AT_CLK 80 100 #define GCC_SYS_NOC_USB3_AXI_CLK 81 101 #define GCC_SYS_NOC_UFS_AXI_CLK 82 102 #define GCC_CFG_NOC_AHB_CLK 83 103 #define GCC_PERIPH_NOC_AHB_CLK 84 104 #define GCC_PERIPH_NOC_USB20_AHB_CLK 85 105 #define GCC_TIC_CLK 86 106 #define GCC_IMEM_AXI_CLK 87 107 #define GCC_MMSS_SYS_NOC_AXI_CLK 88 108 #define GCC_MMSS_NOC_CFG_AHB_CLK 89 109 #define GCC_MMSS_BIMC_GFX_CLK 90 110 #define GCC_USB30_MASTER_CLK 91 111 #define GCC_USB30_SLEEP_CLK 92 112 #define GCC_USB30_MOCK_UTMI_CLK 93 113 #define GCC_USB3_PHY_AUX_CLK 94 114 #define GCC_USB3_PHY_PIPE_CLK 95 115 #define GCC_USB20_MASTER_CLK 96 116 #define GCC_USB20_SLEEP_CLK 97 117 #define GCC_USB20_MOCK_UTMI_CLK 98 118 #define GCC_USB_PHY_CFG_AHB2PHY_CLK 99 119 #define GCC_SDCC1_APPS_CLK 100 120 #define GCC_SDCC1_AHB_CLK 101 121 #define GCC_SDCC1_ICE_CORE_CLK 102 122 #define GCC_SDCC2_APPS_CLK 103 123 #define GCC_SDCC2_AHB_CLK 104 124 #define GCC_SDCC3_APPS_CLK 105 125 #define GCC_SDCC3_AHB_CLK 106 126 #define GCC_SDCC4_APPS_CLK 107 127 #define GCC_SDCC4_AHB_CLK 108 128 #define GCC_BLSP1_AHB_CLK 109 129 #define GCC_BLSP1_SLEEP_CLK 110 130 #define GCC_BLSP1_QUP1_SPI_APPS_CLK 111 131 #define GCC_BLSP1_QUP1_I2C_APPS_CLK 112 132 #define GCC_BLSP1_UART1_APPS_CLK 113 133 #define GCC_BLSP1_QUP2_SPI_APPS_CLK 114 134 #define GCC_BLSP1_QUP2_I2C_APPS_CLK 115 135 #define GCC_BLSP1_UART2_APPS_CLK 116 136 #define GCC_BLSP1_QUP3_SPI_APPS_CLK 117 137 #define GCC_BLSP1_QUP3_I2C_APPS_CLK 118 138 #define GCC_BLSP1_UART3_APPS_CLK 119 139 #define GCC_BLSP1_QUP4_SPI_APPS_CLK 120 140 #define GCC_BLSP1_QUP4_I2C_APPS_CLK 121 141 #define GCC_BLSP1_UART4_APPS_CLK 122 142 #define GCC_BLSP1_QUP5_SPI_APPS_CLK 123 143 #define GCC_BLSP1_QUP5_I2C_APPS_CLK 124 144 #define GCC_BLSP1_UART5_APPS_CLK 125 145 #define GCC_BLSP1_QUP6_SPI_APPS_CLK 126 146 #define GCC_BLSP1_QUP6_I2C_APPS_CLK 127 147 #define GCC_BLSP1_UART6_APPS_CLK 128 148 #define GCC_BLSP2_AHB_CLK 129 149 #define GCC_BLSP2_SLEEP_CLK 130 150 #define GCC_BLSP2_QUP1_SPI_APPS_CLK 131 151 #define GCC_BLSP2_QUP1_I2C_APPS_CLK 132 152 #define GCC_BLSP2_UART1_APPS_CLK 133 153 #define GCC_BLSP2_QUP2_SPI_APPS_CLK 134 154 #define GCC_BLSP2_QUP2_I2C_APPS_CLK 135 155 #define GCC_BLSP2_UART2_APPS_CLK 136 156 #define GCC_BLSP2_QUP3_SPI_APPS_CLK 137 157 #define GCC_BLSP2_QUP3_I2C_APPS_CLK 138 158 #define GCC_BLSP2_UART3_APPS_CLK 139 159 #define GCC_BLSP2_QUP4_SPI_APPS_CLK 140 160 #define GCC_BLSP2_QUP4_I2C_APPS_CLK 141 161 #define GCC_BLSP2_UART4_APPS_CLK 142 162 #define GCC_BLSP2_QUP5_SPI_APPS_CLK 143 163 #define GCC_BLSP2_QUP5_I2C_APPS_CLK 144 164 #define GCC_BLSP2_UART5_APPS_CLK 145 165 #define GCC_BLSP2_QUP6_SPI_APPS_CLK 146 166 #define GCC_BLSP2_QUP6_I2C_APPS_CLK 147 167 #define GCC_BLSP2_UART6_APPS_CLK 148 168 #define GCC_PDM_AHB_CLK 149 169 #define GCC_PDM_XO4_CLK 150 170 #define GCC_PDM2_CLK 151 171 #define GCC_PRNG_AHB_CLK 152 172 #define GCC_TSIF_AHB_CLK 153 173 #define GCC_TSIF_REF_CLK 154 174 #define GCC_TSIF_INACTIVITY_TIMERS_CLK 155 175 #define GCC_TCSR_AHB_CLK 156 176 #define GCC_BOOT_ROM_AHB_CLK 157 177 #define GCC_MSG_RAM_AHB_CLK 158 178 #define GCC_TLMM_AHB_CLK 159 179 #define GCC_TLMM_CLK 160 180 #define GCC_MPM_AHB_CLK 161 181 #define GCC_SPMI_SER_CLK 162 182 #define GCC_SPMI_CNOC_AHB_CLK 163 183 #define GCC_CE1_CLK 164 184 #define GCC_CE1_AXI_CLK 165 185 #define GCC_CE1_AHB_CLK 166 186 #define GCC_BIMC_HMSS_AXI_CLK 167 187 #define GCC_BIMC_GFX_CLK 168 188 #define GCC_HMSS_AHB_CLK 169 189 #define GCC_HMSS_SLV_AXI_CLK 170 190 #define GCC_HMSS_MSTR_AXI_CLK 171 191 #define GCC_HMSS_RBCPR_CLK 172 192 #define GCC_GP1_CLK 173 193 #define GCC_GP2_CLK 174 194 #define GCC_GP3_CLK 175 195 #define GCC_PCIE_0_SLV_AXI_CLK 176 196 #define GCC_PCIE_0_MSTR_AXI_CLK 177 197 #define GCC_PCIE_0_CFG_AHB_CLK 178 198 #define GCC_PCIE_0_AUX_CLK 179 199 #define GCC_PCIE_0_PIPE_CLK 180 200 #define GCC_PCIE_1_SLV_AXI_CLK 181 201 #define GCC_PCIE_1_MSTR_AXI_CLK 182 202 #define GCC_PCIE_1_CFG_AHB_CLK 183 203 #define GCC_PCIE_1_AUX_CLK 184 204 #define GCC_PCIE_1_PIPE_CLK 185 205 #define GCC_PCIE_2_SLV_AXI_CLK 186 206 #define GCC_PCIE_2_MSTR_AXI_CLK 187 207 #define GCC_PCIE_2_CFG_AHB_CLK 188 208 #define GCC_PCIE_2_AUX_CLK 189 209 #define GCC_PCIE_2_PIPE_CLK 190 210 #define GCC_PCIE_PHY_CFG_AHB_CLK 191 211 #define GCC_PCIE_PHY_AUX_CLK 192 212 #define GCC_UFS_AXI_CLK 193 213 #define GCC_UFS_AHB_CLK 194 214 #define GCC_UFS_TX_CFG_CLK 195 215 #define GCC_UFS_RX_CFG_CLK 196 216 #define GCC_UFS_TX_SYMBOL_0_CLK 197 217 #define GCC_UFS_RX_SYMBOL_0_CLK 198 218 #define GCC_UFS_RX_SYMBOL_1_CLK 199 219 #define GCC_UFS_UNIPRO_CORE_CLK 200 220 #define GCC_UFS_ICE_CORE_CLK 201 221 #define GCC_UFS_SYS_CLK_CORE_CLK 202 222 #define GCC_UFS_TX_SYMBOL_CLK_CORE_CLK 203 223 #define GCC_AGGRE0_SNOC_AXI_CLK 204 224 #define GCC_AGGRE0_CNOC_AHB_CLK 205 225 #define GCC_SMMU_AGGRE0_AXI_CLK 206 226 #define GCC_SMMU_AGGRE0_AHB_CLK 207 227 #define GCC_AGGRE1_PNOC_AHB_CLK 208 228 #define GCC_AGGRE2_UFS_AXI_CLK 209 229 #define GCC_AGGRE2_USB3_AXI_CLK 210 230 #define GCC_QSPI_AHB_CLK 211 231 #define GCC_QSPI_SER_CLK 212 232 #define GCC_USB3_CLKREF_CLK 213 233 #define GCC_HDMI_CLKREF_CLK 214 234 #define GCC_UFS_CLKREF_CLK 215 235 #define GCC_PCIE_CLKREF_CLK 216 236 #define GCC_RX2_USB2_CLKREF_CLK 217 237 #define GCC_RX1_USB2_CLKREF_CLK 218 238 #define GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK 219 239 #define GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK 220 240 241 #define GCC_SYSTEM_NOC_BCR 0 242 #define GCC_CONFIG_NOC_BCR 1 243 #define GCC_PERIPH_NOC_BCR 2 244 #define GCC_IMEM_BCR 3 245 #define GCC_MMSS_BCR 4 246 #define GCC_PIMEM_BCR 5 247 #define GCC_QDSS_BCR 6 248 #define GCC_USB_30_BCR 7 249 #define GCC_USB_20_BCR 8 250 #define GCC_QUSB2PHY_PRIM_BCR 9 251 #define GCC_QUSB2PHY_SEC_BCR 10 252 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 11 253 #define GCC_SDCC1_BCR 12 254 #define GCC_SDCC2_BCR 13 255 #define GCC_SDCC3_BCR 14 256 #define GCC_SDCC4_BCR 15 257 #define GCC_BLSP1_BCR 16 258 #define GCC_BLSP1_QUP1_BCR 17 259 #define GCC_BLSP1_UART1_BCR 18 260 #define GCC_BLSP1_QUP2_BCR 19 261 #define GCC_BLSP1_UART2_BCR 20 262 #define GCC_BLSP1_QUP3_BCR 21 263 #define GCC_BLSP1_UART3_BCR 22 264 #define GCC_BLSP1_QUP4_BCR 23 265 #define GCC_BLSP1_UART4_BCR 24 266 #define GCC_BLSP1_QUP5_BCR 25 267 #define GCC_BLSP1_UART5_BCR 26 268 #define GCC_BLSP1_QUP6_BCR 27 269 #define GCC_BLSP1_UART6_BCR 28 270 #define GCC_BLSP2_BCR 29 271 #define GCC_BLSP2_QUP1_BCR 30 272 #define GCC_BLSP2_UART1_BCR 31 273 #define GCC_BLSP2_QUP2_BCR 32 274 #define GCC_BLSP2_UART2_BCR 33 275 #define GCC_BLSP2_QUP3_BCR 34 276 #define GCC_BLSP2_UART3_BCR 35 277 #define GCC_BLSP2_QUP4_BCR 36 278 #define GCC_BLSP2_UART4_BCR 37 279 #define GCC_BLSP2_QUP5_BCR 38 280 #define GCC_BLSP2_UART5_BCR 39 281 #define GCC_BLSP2_QUP6_BCR 40 282 #define GCC_BLSP2_UART6_BCR 41 283 #define GCC_PDM_BCR 42 284 #define GCC_PRNG_BCR 43 285 #define GCC_TSIF_BCR 44 286 #define GCC_TCSR_BCR 45 287 #define GCC_BOOT_ROM_BCR 46 288 #define GCC_MSG_RAM_BCR 47 289 #define GCC_TLMM_BCR 48 290 #define GCC_MPM_BCR 49 291 #define GCC_SEC_CTRL_BCR 50 292 #define GCC_SPMI_BCR 51 293 #define GCC_SPDM_BCR 52 294 #define GCC_CE1_BCR 53 295 #define GCC_BIMC_BCR 54 296 #define GCC_SNOC_BUS_TIMEOUT0_BCR 55 297 #define GCC_SNOC_BUS_TIMEOUT2_BCR 56 298 #define GCC_SNOC_BUS_TIMEOUT1_BCR 57 299 #define GCC_SNOC_BUS_TIMEOUT3_BCR 58 300 #define GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR 59 301 #define GCC_PNOC_BUS_TIMEOUT0_BCR 60 302 #define GCC_PNOC_BUS_TIMEOUT1_BCR 61 303 #define GCC_PNOC_BUS_TIMEOUT2_BCR 62 304 #define GCC_PNOC_BUS_TIMEOUT3_BCR 63 305 #define GCC_PNOC_BUS_TIMEOUT4_BCR 64 306 #define GCC_CNOC_BUS_TIMEOUT0_BCR 65 307 #define GCC_CNOC_BUS_TIMEOUT1_BCR 66 308 #define GCC_CNOC_BUS_TIMEOUT2_BCR 67 309 #define GCC_CNOC_BUS_TIMEOUT3_BCR 68 310 #define GCC_CNOC_BUS_TIMEOUT4_BCR 69 311 #define GCC_CNOC_BUS_TIMEOUT5_BCR 70 312 #define GCC_CNOC_BUS_TIMEOUT6_BCR 71 313 #define GCC_CNOC_BUS_TIMEOUT7_BCR 72 314 #define GCC_CNOC_BUS_TIMEOUT8_BCR 73 315 #define GCC_CNOC_BUS_TIMEOUT9_BCR 74 316 #define GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR 75 317 #define GCC_APB2JTAG_BCR 76 318 #define GCC_RBCPR_CX_BCR 77 319 #define GCC_RBCPR_MX_BCR 78 320 #define GCC_PCIE_0_BCR 79 321 #define GCC_PCIE_0_PHY_BCR 80 322 #define GCC_PCIE_1_BCR 81 323 #define GCC_PCIE_1_PHY_BCR 82 324 #define GCC_PCIE_2_BCR 83 325 #define GCC_PCIE_2_PHY_BCR 84 326 #define GCC_PCIE_PHY_BCR 85 327 #define GCC_DCD_BCR 86 328 #define GCC_OBT_ODT_BCR 87 329 #define GCC_UFS_BCR 88 330 #define GCC_SSC_BCR 89 331 #define GCC_VS_BCR 90 332 #define GCC_AGGRE0_NOC_BCR 91 333 #define GCC_AGGRE1_NOC_BCR 92 334 #define GCC_AGGRE2_NOC_BCR 93 335 #define GCC_DCC_BCR 94 336 #define GCC_IPA_BCR 95 337 #define GCC_QSPI_BCR 96 338 #define GCC_SKL_BCR 97 339 #define GCC_MSMPU_BCR 98 340 #define GCC_MSS_Q6_BCR 99 341 #define GCC_QREFS_VBG_CAL_BCR 100 342 #define GCC_PCIE_PHY_COM_BCR 101 343 #define GCC_PCIE_PHY_COM_NOCSR_BCR 102 344 #define GCC_USB3_PHY_BCR 103 345 #define GCC_USB3PHY_PHY_BCR 104 346 #define GCC_MSS_RESTART 105 347 348 349 /* Indexes for GDSCs */ 350 #define AGGRE0_NOC_GDSC 0 351 #define HLOS1_VOTE_AGGRE0_NOC_GDSC 1 352 #define HLOS1_VOTE_LPASS_ADSP_GDSC 2 353 #define HLOS1_VOTE_LPASS_CORE_GDSC 3 354 #define USB30_GDSC 4 355 #define PCIE0_GDSC 5 356 #define PCIE1_GDSC 6 357 #define PCIE2_GDSC 7 358 #define UFS_GDSC 8 359 360 #endif 361