xref: /llvm-project/llvm/test/CodeGen/RISCV/rvv/insert-subvector.ll (revision ed242b54c9c2aa84a47f66af5b8497d93646b68d) 
1; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2; RUN: llc -mtriple riscv32 -mattr=+m,+d,+zfh,+experimental-zvfh,+v -verify-machineinstrs < %s | FileCheck %s
3; RUN: llc -mtriple riscv64 -mattr=+m,+d,+zfh,+experimental-zvfh,+v -verify-machineinstrs < %s | FileCheck %s
4
5define <vscale x 8 x i32> @insert_nxv8i32_nxv4i32_0(<vscale x 8 x i32> %vec, <vscale x 4 x i32> %subvec) {
6; CHECK-LABEL: insert_nxv8i32_nxv4i32_0:
7; CHECK:       # %bb.0:
8; CHECK-NEXT:    vmv2r.v v8, v12
9; CHECK-NEXT:    ret
10  %v = call <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv8i32(<vscale x 8 x i32> %vec, <vscale x 4 x i32> %subvec, i64 0)
11  ret <vscale x 8 x i32> %v
12}
13
14define <vscale x 8 x i32> @insert_nxv8i32_nxv4i32_4(<vscale x 8 x i32> %vec, <vscale x 4 x i32> %subvec) {
15; CHECK-LABEL: insert_nxv8i32_nxv4i32_4:
16; CHECK:       # %bb.0:
17; CHECK-NEXT:    vmv2r.v v10, v12
18; CHECK-NEXT:    ret
19  %v = call <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv8i32(<vscale x 8 x i32> %vec, <vscale x 4 x i32> %subvec, i64 4)
20  ret <vscale x 8 x i32> %v
21}
22
23define <vscale x 8 x i32> @insert_nxv8i32_nxv2i32_0(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec) {
24; CHECK-LABEL: insert_nxv8i32_nxv2i32_0:
25; CHECK:       # %bb.0:
26; CHECK-NEXT:    vmv1r.v v8, v12
27; CHECK-NEXT:    ret
28  %v = call <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv8i32(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec, i64 0)
29  ret <vscale x 8 x i32> %v
30}
31
32define <vscale x 8 x i32> @insert_nxv8i32_nxv2i32_2(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec) {
33; CHECK-LABEL: insert_nxv8i32_nxv2i32_2:
34; CHECK:       # %bb.0:
35; CHECK-NEXT:    vmv1r.v v9, v12
36; CHECK-NEXT:    ret
37  %v = call <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv8i32(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec, i64 2)
38  ret <vscale x 8 x i32> %v
39}
40
41define <vscale x 8 x i32> @insert_nxv8i32_nxv2i32_4(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec) {
42; CHECK-LABEL: insert_nxv8i32_nxv2i32_4:
43; CHECK:       # %bb.0:
44; CHECK-NEXT:    vmv1r.v v10, v12
45; CHECK-NEXT:    ret
46  %v = call <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv8i32(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec, i64 4)
47  ret <vscale x 8 x i32> %v
48}
49
50define <vscale x 8 x i32> @insert_nxv8i32_nxv2i32_6(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec) {
51; CHECK-LABEL: insert_nxv8i32_nxv2i32_6:
52; CHECK:       # %bb.0:
53; CHECK-NEXT:    vmv1r.v v11, v12
54; CHECK-NEXT:    ret
55  %v = call <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv8i32(<vscale x 8 x i32> %vec, <vscale x 2 x i32> %subvec, i64 6)
56  ret <vscale x 8 x i32> %v
57}
58
59define <vscale x 4 x i8> @insert_nxv1i8_nxv4i8_0(<vscale x 4 x i8> %vec, <vscale x 1 x i8> %subvec) {
60; CHECK-LABEL: insert_nxv1i8_nxv4i8_0:
61; CHECK:       # %bb.0:
62; CHECK-NEXT:    csrr a0, vlenb
63; CHECK-NEXT:    srli a0, a0, 3
64; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, mu
65; CHECK-NEXT:    vslideup.vi v8, v9, 0
66; CHECK-NEXT:    ret
67  %v = call <vscale x 4 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv4i8(<vscale x 4 x i8> %vec, <vscale x 1 x i8> %subvec, i64 0)
68  ret <vscale x 4 x i8> %v
69}
70
71define <vscale x 4 x i8> @insert_nxv1i8_nxv4i8_3(<vscale x 4 x i8> %vec, <vscale x 1 x i8> %subvec) {
72; CHECK-LABEL: insert_nxv1i8_nxv4i8_3:
73; CHECK:       # %bb.0:
74; CHECK-NEXT:    csrr a0, vlenb
75; CHECK-NEXT:    srli a0, a0, 3
76; CHECK-NEXT:    slli a1, a0, 1
77; CHECK-NEXT:    add a1, a1, a0
78; CHECK-NEXT:    add a0, a1, a0
79; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, mu
80; CHECK-NEXT:    vslideup.vx v8, v9, a1
81; CHECK-NEXT:    ret
82  %v = call <vscale x 4 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv4i8(<vscale x 4 x i8> %vec, <vscale x 1 x i8> %subvec, i64 3)
83  ret <vscale x 4 x i8> %v
84}
85
86define <vscale x 16 x i32> @insert_nxv16i32_nxv8i32_0(<vscale x 16 x i32> %vec, <vscale x 8 x i32> %subvec) {
87; CHECK-LABEL: insert_nxv16i32_nxv8i32_0:
88; CHECK:       # %bb.0:
89; CHECK-NEXT:    vmv4r.v v8, v16
90; CHECK-NEXT:    ret
91  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv8i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 8 x i32> %subvec, i64 0)
92  ret <vscale x 16 x i32> %v
93}
94
95define <vscale x 16 x i32> @insert_nxv16i32_nxv8i32_8(<vscale x 16 x i32> %vec, <vscale x 8 x i32> %subvec) {
96; CHECK-LABEL: insert_nxv16i32_nxv8i32_8:
97; CHECK:       # %bb.0:
98; CHECK-NEXT:    vmv4r.v v12, v16
99; CHECK-NEXT:    ret
100  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv8i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 8 x i32> %subvec, i64 8)
101  ret <vscale x 16 x i32> %v
102}
103
104define <vscale x 16 x i32> @insert_nxv16i32_nxv4i32_0(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec) {
105; CHECK-LABEL: insert_nxv16i32_nxv4i32_0:
106; CHECK:       # %bb.0:
107; CHECK-NEXT:    vmv2r.v v8, v16
108; CHECK-NEXT:    ret
109  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec, i64 0)
110  ret <vscale x 16 x i32> %v
111}
112
113define <vscale x 16 x i32> @insert_nxv16i32_nxv4i32_4(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec) {
114; CHECK-LABEL: insert_nxv16i32_nxv4i32_4:
115; CHECK:       # %bb.0:
116; CHECK-NEXT:    vmv2r.v v10, v16
117; CHECK-NEXT:    ret
118  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec, i64 4)
119  ret <vscale x 16 x i32> %v
120}
121
122define <vscale x 16 x i32> @insert_nxv16i32_nxv4i32_8(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec) {
123; CHECK-LABEL: insert_nxv16i32_nxv4i32_8:
124; CHECK:       # %bb.0:
125; CHECK-NEXT:    vmv2r.v v12, v16
126; CHECK-NEXT:    ret
127  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec, i64 8)
128  ret <vscale x 16 x i32> %v
129}
130
131define <vscale x 16 x i32> @insert_nxv16i32_nxv4i32_12(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec) {
132; CHECK-LABEL: insert_nxv16i32_nxv4i32_12:
133; CHECK:       # %bb.0:
134; CHECK-NEXT:    vmv2r.v v14, v16
135; CHECK-NEXT:    ret
136  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 4 x i32> %subvec, i64 12)
137  ret <vscale x 16 x i32> %v
138}
139
140define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_0(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
141; CHECK-LABEL: insert_nxv16i32_nxv2i32_0:
142; CHECK:       # %bb.0:
143; CHECK-NEXT:    vmv1r.v v8, v16
144; CHECK-NEXT:    ret
145  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 0)
146  ret <vscale x 16 x i32> %v
147}
148
149define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_2(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
150; CHECK-LABEL: insert_nxv16i32_nxv2i32_2:
151; CHECK:       # %bb.0:
152; CHECK-NEXT:    vmv1r.v v9, v16
153; CHECK-NEXT:    ret
154  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 2)
155  ret <vscale x 16 x i32> %v
156}
157
158define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_4(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
159; CHECK-LABEL: insert_nxv16i32_nxv2i32_4:
160; CHECK:       # %bb.0:
161; CHECK-NEXT:    vmv1r.v v10, v16
162; CHECK-NEXT:    ret
163  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 4)
164  ret <vscale x 16 x i32> %v
165}
166
167define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_6(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
168; CHECK-LABEL: insert_nxv16i32_nxv2i32_6:
169; CHECK:       # %bb.0:
170; CHECK-NEXT:    vmv1r.v v11, v16
171; CHECK-NEXT:    ret
172  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 6)
173  ret <vscale x 16 x i32> %v
174}
175
176define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_8(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
177; CHECK-LABEL: insert_nxv16i32_nxv2i32_8:
178; CHECK:       # %bb.0:
179; CHECK-NEXT:    vmv1r.v v12, v16
180; CHECK-NEXT:    ret
181  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 8)
182  ret <vscale x 16 x i32> %v
183}
184
185define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_10(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
186; CHECK-LABEL: insert_nxv16i32_nxv2i32_10:
187; CHECK:       # %bb.0:
188; CHECK-NEXT:    vmv1r.v v13, v16
189; CHECK-NEXT:    ret
190  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 10)
191  ret <vscale x 16 x i32> %v
192}
193
194define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_12(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
195; CHECK-LABEL: insert_nxv16i32_nxv2i32_12:
196; CHECK:       # %bb.0:
197; CHECK-NEXT:    vmv1r.v v14, v16
198; CHECK-NEXT:    ret
199  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 12)
200  ret <vscale x 16 x i32> %v
201}
202
203define <vscale x 16 x i32> @insert_nxv16i32_nxv2i32_14(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec) {
204; CHECK-LABEL: insert_nxv16i32_nxv2i32_14:
205; CHECK:       # %bb.0:
206; CHECK-NEXT:    vmv1r.v v15, v16
207; CHECK-NEXT:    ret
208  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 2 x i32> %subvec, i64 14)
209  ret <vscale x 16 x i32> %v
210}
211
212define <vscale x 16 x i32> @insert_nxv16i32_nxv1i32_0(<vscale x 16 x i32> %vec, <vscale x 1 x i32> %subvec) {
213; CHECK-LABEL: insert_nxv16i32_nxv1i32_0:
214; CHECK:       # %bb.0:
215; CHECK-NEXT:    csrr a0, vlenb
216; CHECK-NEXT:    srli a0, a0, 3
217; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, mu
218; CHECK-NEXT:    vslideup.vi v8, v16, 0
219; CHECK-NEXT:    ret
220  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv1i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 1 x i32> %subvec, i64 0)
221  ret <vscale x 16 x i32> %v
222}
223
224define <vscale x 16 x i32> @insert_nxv16i32_nxv1i32_1(<vscale x 16 x i32> %vec, <vscale x 1 x i32> %subvec) {
225; CHECK-LABEL: insert_nxv16i32_nxv1i32_1:
226; CHECK:       # %bb.0:
227; CHECK-NEXT:    csrr a0, vlenb
228; CHECK-NEXT:    srli a0, a0, 3
229; CHECK-NEXT:    add a1, a0, a0
230; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, mu
231; CHECK-NEXT:    vslideup.vx v8, v16, a0
232; CHECK-NEXT:    ret
233  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv1i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 1 x i32> %subvec, i64 1)
234  ret <vscale x 16 x i32> %v
235}
236
237define <vscale x 16 x i32> @insert_nxv16i32_nxv1i32_6(<vscale x 16 x i32> %vec, <vscale x 1 x i32> %subvec) {
238; CHECK-LABEL: insert_nxv16i32_nxv1i32_6:
239; CHECK:       # %bb.0:
240; CHECK-NEXT:    csrr a0, vlenb
241; CHECK-NEXT:    srli a0, a0, 3
242; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, mu
243; CHECK-NEXT:    vslideup.vi v11, v16, 0
244; CHECK-NEXT:    ret
245  %v = call <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv1i32.nxv16i32(<vscale x 16 x i32> %vec, <vscale x 1 x i32> %subvec, i64 6)
246  ret <vscale x 16 x i32> %v
247}
248
249define <vscale x 16 x i8> @insert_nxv16i8_nxv1i8_0(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec) {
250; CHECK-LABEL: insert_nxv16i8_nxv1i8_0:
251; CHECK:       # %bb.0:
252; CHECK-NEXT:    csrr a0, vlenb
253; CHECK-NEXT:    srli a0, a0, 3
254; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, mu
255; CHECK-NEXT:    vslideup.vi v8, v10, 0
256; CHECK-NEXT:    ret
257  %v = call <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec, i64 0)
258  ret <vscale x 16 x i8> %v
259}
260
261define <vscale x 16 x i8> @insert_nxv16i8_nxv1i8_1(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec) {
262; CHECK-LABEL: insert_nxv16i8_nxv1i8_1:
263; CHECK:       # %bb.0:
264; CHECK-NEXT:    csrr a0, vlenb
265; CHECK-NEXT:    srli a0, a0, 3
266; CHECK-NEXT:    add a1, a0, a0
267; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, mu
268; CHECK-NEXT:    vslideup.vx v8, v10, a0
269; CHECK-NEXT:    ret
270  %v = call <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec, i64 1)
271  ret <vscale x 16 x i8> %v
272}
273
274define <vscale x 16 x i8> @insert_nxv16i8_nxv1i8_2(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec) {
275; CHECK-LABEL: insert_nxv16i8_nxv1i8_2:
276; CHECK:       # %bb.0:
277; CHECK-NEXT:    csrr a0, vlenb
278; CHECK-NEXT:    srli a1, a0, 3
279; CHECK-NEXT:    srli a0, a0, 2
280; CHECK-NEXT:    add a1, a0, a1
281; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, mu
282; CHECK-NEXT:    vslideup.vx v8, v10, a0
283; CHECK-NEXT:    ret
284  %v = call <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec, i64 2)
285  ret <vscale x 16 x i8> %v
286}
287
288define <vscale x 16 x i8> @insert_nxv16i8_nxv1i8_3(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec) {
289; CHECK-LABEL: insert_nxv16i8_nxv1i8_3:
290; CHECK:       # %bb.0:
291; CHECK-NEXT:    csrr a0, vlenb
292; CHECK-NEXT:    srli a0, a0, 3
293; CHECK-NEXT:    slli a1, a0, 1
294; CHECK-NEXT:    add a1, a1, a0
295; CHECK-NEXT:    add a0, a1, a0
296; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, mu
297; CHECK-NEXT:    vslideup.vx v8, v10, a1
298; CHECK-NEXT:    ret
299  %v = call <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec, i64 3)
300  ret <vscale x 16 x i8> %v
301}
302
303define <vscale x 16 x i8> @insert_nxv16i8_nxv1i8_7(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec) {
304; CHECK-LABEL: insert_nxv16i8_nxv1i8_7:
305; CHECK:       # %bb.0:
306; CHECK-NEXT:    csrr a0, vlenb
307; CHECK-NEXT:    srli a0, a0, 3
308; CHECK-NEXT:    slli a1, a0, 3
309; CHECK-NEXT:    sub a0, a1, a0
310; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, mu
311; CHECK-NEXT:    vslideup.vx v8, v10, a0
312; CHECK-NEXT:    ret
313  %v = call <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec, i64 7)
314  ret <vscale x 16 x i8> %v
315}
316
317define <vscale x 16 x i8> @insert_nxv16i8_nxv1i8_15(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec) {
318; CHECK-LABEL: insert_nxv16i8_nxv1i8_15:
319; CHECK:       # %bb.0:
320; CHECK-NEXT:    csrr a0, vlenb
321; CHECK-NEXT:    srli a0, a0, 3
322; CHECK-NEXT:    slli a1, a0, 3
323; CHECK-NEXT:    sub a0, a1, a0
324; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, mu
325; CHECK-NEXT:    vslideup.vx v9, v10, a0
326; CHECK-NEXT:    ret
327  %v = call <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8> %vec, <vscale x 1 x i8> %subvec, i64 15)
328  ret <vscale x 16 x i8> %v
329}
330
331define <vscale x 32 x half> @insert_nxv32f16_nxv2f16_0(<vscale x 32 x half> %vec, <vscale x 2 x half> %subvec) {
332; CHECK-LABEL: insert_nxv32f16_nxv2f16_0:
333; CHECK:       # %bb.0:
334; CHECK-NEXT:    csrr a0, vlenb
335; CHECK-NEXT:    srli a0, a0, 2
336; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, mu
337; CHECK-NEXT:    vslideup.vi v8, v16, 0
338; CHECK-NEXT:    ret
339  %v = call <vscale x 32 x half> @llvm.experimental.vector.insert.nxv2f16.nxv32f16(<vscale x 32 x half> %vec, <vscale x 2 x half> %subvec, i64 0)
340  ret <vscale x 32 x half> %v
341}
342
343define <vscale x 32 x half> @insert_nxv32f16_nxv2f16_2(<vscale x 32 x half> %vec, <vscale x 2 x half> %subvec) {
344; CHECK-LABEL: insert_nxv32f16_nxv2f16_2:
345; CHECK:       # %bb.0:
346; CHECK-NEXT:    csrr a0, vlenb
347; CHECK-NEXT:    srli a0, a0, 2
348; CHECK-NEXT:    add a1, a0, a0
349; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, mu
350; CHECK-NEXT:    vslideup.vx v8, v16, a0
351; CHECK-NEXT:    ret
352  %v = call <vscale x 32 x half> @llvm.experimental.vector.insert.nxv2f16.nxv32f16(<vscale x 32 x half> %vec, <vscale x 2 x half> %subvec, i64 2)
353  ret <vscale x 32 x half> %v
354}
355
356define <vscale x 32 x half> @insert_nxv32f16_nxv2f16_26(<vscale x 32 x half> %vec, <vscale x 2 x half> %subvec) {
357; CHECK-LABEL: insert_nxv32f16_nxv2f16_26:
358; CHECK:       # %bb.0:
359; CHECK-NEXT:    csrr a0, vlenb
360; CHECK-NEXT:    srli a0, a0, 2
361; CHECK-NEXT:    add a1, a0, a0
362; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, mu
363; CHECK-NEXT:    vslideup.vx v14, v16, a0
364; CHECK-NEXT:    ret
365  %v = call <vscale x 32 x half> @llvm.experimental.vector.insert.nxv2f16.nxv32f16(<vscale x 32 x half> %vec, <vscale x 2 x half> %subvec, i64 26)
366  ret <vscale x 32 x half> %v
367}
368
369define <vscale x 32 x half> @insert_nxv32f16_undef_nxv1f16_0(<vscale x 1 x half> %subvec) {
370; CHECK-LABEL: insert_nxv32f16_undef_nxv1f16_0:
371; CHECK:       # %bb.0:
372; CHECK-NEXT:    ret
373  %v = call <vscale x 32 x half> @llvm.experimental.vector.insert.nxv1f16.nxv32f16(<vscale x 32 x half> undef, <vscale x 1 x half> %subvec, i64 0)
374  ret <vscale x 32 x half> %v
375}
376
377define <vscale x 32 x half> @insert_nxv32f16_undef_nxv1f16_26(<vscale x 1 x half> %subvec) {
378; CHECK-LABEL: insert_nxv32f16_undef_nxv1f16_26:
379; CHECK:       # %bb.0:
380; CHECK-NEXT:    csrr a0, vlenb
381; CHECK-NEXT:    srli a1, a0, 3
382; CHECK-NEXT:    srli a0, a0, 2
383; CHECK-NEXT:    add a1, a0, a1
384; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, mu
385; CHECK-NEXT:    vslideup.vx v14, v8, a0
386; CHECK-NEXT:    ret
387  %v = call <vscale x 32 x half> @llvm.experimental.vector.insert.nxv1f16.nxv32f16(<vscale x 32 x half> undef, <vscale x 1 x half> %subvec, i64 26)
388  ret <vscale x 32 x half> %v
389}
390
391define <vscale x 32 x i1> @insert_nxv32i1_nxv8i1_0(<vscale x 32 x i1> %v, <vscale x 8 x i1> %sv) {
392; CHECK-LABEL: insert_nxv32i1_nxv8i1_0:
393; CHECK:       # %bb.0:
394; CHECK-NEXT:    csrr a0, vlenb
395; CHECK-NEXT:    srli a0, a0, 3
396; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, mu
397; CHECK-NEXT:    vslideup.vi v0, v8, 0
398; CHECK-NEXT:    ret
399  %vec = call <vscale x 32 x i1> @llvm.experimental.vector.insert.nxv8i1.nxv32i1(<vscale x 32 x i1> %v, <vscale x 8 x i1> %sv, i64 0)
400  ret <vscale x 32 x i1> %vec
401}
402
403define <vscale x 32 x i1> @insert_nxv32i1_nxv8i1_8(<vscale x 32 x i1> %v, <vscale x 8 x i1> %sv) {
404; CHECK-LABEL: insert_nxv32i1_nxv8i1_8:
405; CHECK:       # %bb.0:
406; CHECK-NEXT:    csrr a0, vlenb
407; CHECK-NEXT:    srli a0, a0, 3
408; CHECK-NEXT:    add a1, a0, a0
409; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, mu
410; CHECK-NEXT:    vslideup.vx v0, v8, a0
411; CHECK-NEXT:    ret
412  %vec = call <vscale x 32 x i1> @llvm.experimental.vector.insert.nxv8i1.nxv32i1(<vscale x 32 x i1> %v, <vscale x 8 x i1> %sv, i64 8)
413  ret <vscale x 32 x i1> %vec
414}
415
416define <vscale x 4 x i1> @insert_nxv4i1_nxv1i1_0(<vscale x 4 x i1> %v, <vscale x 1 x i1> %sv) {
417; CHECK-LABEL: insert_nxv4i1_nxv1i1_0:
418; CHECK:       # %bb.0:
419; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, mu
420; CHECK-NEXT:    vmv.v.i v9, 0
421; CHECK-NEXT:    vmerge.vim v9, v9, 1, v0
422; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, mu
423; CHECK-NEXT:    vmv.v.i v10, 0
424; CHECK-NEXT:    vmv1r.v v0, v8
425; CHECK-NEXT:    vmerge.vim v8, v10, 1, v0
426; CHECK-NEXT:    csrr a0, vlenb
427; CHECK-NEXT:    srli a0, a0, 3
428; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, mu
429; CHECK-NEXT:    vslideup.vi v9, v8, 0
430; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, mu
431; CHECK-NEXT:    vmsne.vi v0, v9, 0
432; CHECK-NEXT:    ret
433  %vec = call <vscale x 4 x i1> @llvm.experimental.vector.insert.nxv1i1.nxv4i1(<vscale x 4 x i1> %v, <vscale x 1 x i1> %sv, i64 0)
434  ret <vscale x 4 x i1> %vec
435}
436
437define <vscale x 4 x i1> @insert_nxv4i1_nxv1i1_2(<vscale x 4 x i1> %v, <vscale x 1 x i1> %sv) {
438; CHECK-LABEL: insert_nxv4i1_nxv1i1_2:
439; CHECK:       # %bb.0:
440; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, mu
441; CHECK-NEXT:    vmv.v.i v9, 0
442; CHECK-NEXT:    vmerge.vim v9, v9, 1, v0
443; CHECK-NEXT:    csrr a0, vlenb
444; CHECK-NEXT:    srli a1, a0, 3
445; CHECK-NEXT:    srli a0, a0, 2
446; CHECK-NEXT:    add a1, a0, a1
447; CHECK-NEXT:    vsetvli a2, zero, e8, mf8, ta, mu
448; CHECK-NEXT:    vmv.v.i v10, 0
449; CHECK-NEXT:    vmv1r.v v0, v8
450; CHECK-NEXT:    vmerge.vim v8, v10, 1, v0
451; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, mu
452; CHECK-NEXT:    vslideup.vx v9, v8, a0
453; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, mu
454; CHECK-NEXT:    vmsne.vi v0, v9, 0
455; CHECK-NEXT:    ret
456  %vec = call <vscale x 4 x i1> @llvm.experimental.vector.insert.nxv1i1.nxv4i1(<vscale x 4 x i1> %v, <vscale x 1 x i1> %sv, i64 2)
457  ret <vscale x 4 x i1> %vec
458}
459
460declare <vscale x 16 x i64> @llvm.experimental.vector.insert.nxv8i64.nxv16i64(<vscale x 16 x i64>, <vscale x 8 x i64>, i64)
461
462define void @insert_nxv8i64_nxv16i64(<vscale x 8 x i64> %sv0, <vscale x 8 x i64> %sv1, <vscale x 16 x i64>* %out) {
463; CHECK-LABEL: insert_nxv8i64_nxv16i64:
464; CHECK:       # %bb.0:
465; CHECK-NEXT:    vs8r.v v8, (a0)
466; CHECK-NEXT:    csrr a1, vlenb
467; CHECK-NEXT:    slli a1, a1, 3
468; CHECK-NEXT:    add a0, a0, a1
469; CHECK-NEXT:    vs8r.v v16, (a0)
470; CHECK-NEXT:    ret
471  %v0 = call <vscale x 16 x i64> @llvm.experimental.vector.insert.nxv8i64.nxv16i64(<vscale x 16 x i64> undef, <vscale x 8 x i64> %sv0, i64 0)
472  %v = call <vscale x 16 x i64> @llvm.experimental.vector.insert.nxv8i64.nxv16i64(<vscale x 16 x i64> %v0, <vscale x 8 x i64> %sv1, i64 8)
473  store <vscale x 16 x i64> %v, <vscale x 16 x i64>* %out
474  ret void
475}
476
477define void @insert_nxv8i64_nxv16i64_lo(<vscale x 8 x i64> %sv0, <vscale x 16 x i64>* %out) {
478; CHECK-LABEL: insert_nxv8i64_nxv16i64_lo:
479; CHECK:       # %bb.0:
480; CHECK-NEXT:    vs8r.v v8, (a0)
481; CHECK-NEXT:    ret
482  %v = call <vscale x 16 x i64> @llvm.experimental.vector.insert.nxv8i64.nxv16i64(<vscale x 16 x i64> undef, <vscale x 8 x i64> %sv0, i64 0)
483  store <vscale x 16 x i64> %v, <vscale x 16 x i64>* %out
484  ret void
485}
486
487define void @insert_nxv8i64_nxv16i64_hi(<vscale x 8 x i64> %sv0, <vscale x 16 x i64>* %out) {
488; CHECK-LABEL: insert_nxv8i64_nxv16i64_hi:
489; CHECK:       # %bb.0:
490; CHECK-NEXT:    csrr a1, vlenb
491; CHECK-NEXT:    slli a1, a1, 3
492; CHECK-NEXT:    add a0, a0, a1
493; CHECK-NEXT:    vs8r.v v8, (a0)
494; CHECK-NEXT:    ret
495  %v = call <vscale x 16 x i64> @llvm.experimental.vector.insert.nxv8i64.nxv16i64(<vscale x 16 x i64> undef, <vscale x 8 x i64> %sv0, i64 8)
496  store <vscale x 16 x i64> %v, <vscale x 16 x i64>* %out
497  ret void
498}
499
500declare <vscale x 4 x i1> @llvm.experimental.vector.insert.nxv1i1.nxv4i1(<vscale x 4 x i1>, <vscale x 1 x i1>, i64)
501declare <vscale x 32 x i1> @llvm.experimental.vector.insert.nxv8i1.nxv32i1(<vscale x 32 x i1>, <vscale x 8 x i1>, i64)
502
503declare <vscale x 16 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv16i8(<vscale x 16 x i8>, <vscale x 1 x i8>, i64)
504
505declare <vscale x 32 x half> @llvm.experimental.vector.insert.nxv1f16.nxv32f16(<vscale x 32 x half>, <vscale x 1 x half>, i64)
506declare <vscale x 32 x half> @llvm.experimental.vector.insert.nxv2f16.nxv32f16(<vscale x 32 x half>, <vscale x 2 x half>, i64)
507
508declare <vscale x 4 x i8> @llvm.experimental.vector.insert.nxv1i8.nxv4i8(<vscale x 4 x i8>, <vscale x 1 x i8>, i64 %idx)
509
510declare <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv8i32(<vscale x 8 x i32>, <vscale x 2 x i32>, i64 %idx)
511declare <vscale x 8 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv8i32(<vscale x 8 x i32>, <vscale x 4 x i32>, i64 %idx)
512
513declare <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv1i32.nxv16i32(<vscale x 16 x i32>, <vscale x 1 x i32>, i64 %idx)
514declare <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv2i32.nxv16i32(<vscale x 16 x i32>, <vscale x 2 x i32>, i64 %idx)
515declare <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv4i32.nxv16i32(<vscale x 16 x i32>, <vscale x 4 x i32>, i64 %idx)
516declare <vscale x 16 x i32> @llvm.experimental.vector.insert.nxv8i32.nxv16i32(<vscale x 16 x i32>, <vscale x 8 x i32>, i64 %idx)
517