1*f126890aSEmmanuel Vadot// SPDX-License-Identifier: GPL-2.0+ OR MIT 2*f126890aSEmmanuel Vadot// 3*f126890aSEmmanuel Vadot// Copyright 2017 NXP 4*f126890aSEmmanuel Vadot 5*f126890aSEmmanuel Vadot#include "imx6qdl-pico.dtsi" 6*f126890aSEmmanuel Vadot 7*f126890aSEmmanuel Vadot/ { 8*f126890aSEmmanuel Vadot leds { 9*f126890aSEmmanuel Vadot compatible = "gpio-leds"; 10*f126890aSEmmanuel Vadot pinctrl-names = "default"; 11*f126890aSEmmanuel Vadot pinctrl-0 = <&pinctrl_gpio_leds>; 12*f126890aSEmmanuel Vadot 13*f126890aSEmmanuel Vadot led { 14*f126890aSEmmanuel Vadot label = "gpio-led"; 15*f126890aSEmmanuel Vadot gpios = <&gpio5 18 GPIO_ACTIVE_HIGH>; 16*f126890aSEmmanuel Vadot }; 17*f126890aSEmmanuel Vadot }; 18*f126890aSEmmanuel Vadot 19*f126890aSEmmanuel Vadot}; 20*f126890aSEmmanuel Vadot 21*f126890aSEmmanuel Vadot&hdmi { 22*f126890aSEmmanuel Vadot status = "disabled"; 23*f126890aSEmmanuel Vadot}; 24*f126890aSEmmanuel Vadot 25*f126890aSEmmanuel Vadot&iomuxc { 26*f126890aSEmmanuel Vadot pinctrl_gpio_leds: gpioledsgrp { 27*f126890aSEmmanuel Vadot fsl,pins = < 28*f126890aSEmmanuel Vadot MX6QDL_PAD_CSI0_PIXCLK__GPIO5_IO18 0x1b0b0 29*f126890aSEmmanuel Vadot >; 30*f126890aSEmmanuel Vadot }; 31*f126890aSEmmanuel Vadot}; 32