1*f126890aSEmmanuel Vadot// SPDX-License-Identifier: GPL-2.0 2*f126890aSEmmanuel Vadot 3*f126890aSEmmanuel Vadot#include "tegra30-asus-nexus7-grouper-common.dtsi" 4*f126890aSEmmanuel Vadot#include "tegra30-asus-nexus7-grouper-memory-timings.dtsi" 5*f126890aSEmmanuel Vadot 6*f126890aSEmmanuel Vadot/ { 7*f126890aSEmmanuel Vadot compatible = "asus,grouper", "nvidia,tegra30"; 8*f126890aSEmmanuel Vadot 9*f126890aSEmmanuel Vadot pinmux@70000868 { 10*f126890aSEmmanuel Vadot state_default: pinmux { 11*f126890aSEmmanuel Vadot lcd_dc1_pd2 { 12*f126890aSEmmanuel Vadot nvidia,pins = "lcd_dc1_pd2"; 13*f126890aSEmmanuel Vadot nvidia,function = "displaya"; 14*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 15*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 16*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 17*f126890aSEmmanuel Vadot }; 18*f126890aSEmmanuel Vadot lcd_pwr2_pc6 { 19*f126890aSEmmanuel Vadot nvidia,pins = "lcd_pwr2_pc6"; 20*f126890aSEmmanuel Vadot nvidia,function = "displaya"; 21*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 22*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 23*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 24*f126890aSEmmanuel Vadot }; 25*f126890aSEmmanuel Vadot spi2_cs2_n_pw3 { 26*f126890aSEmmanuel Vadot nvidia,pins = "spi2_cs2_n_pw3"; 27*f126890aSEmmanuel Vadot nvidia,function = "spi2"; 28*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 29*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 30*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 31*f126890aSEmmanuel Vadot }; 32*f126890aSEmmanuel Vadot spi1_sck_px5 { 33*f126890aSEmmanuel Vadot nvidia,pins = "spi1_sck_px5"; 34*f126890aSEmmanuel Vadot nvidia,function = "spi1"; 35*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 36*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 37*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 38*f126890aSEmmanuel Vadot }; 39*f126890aSEmmanuel Vadot pu5 { 40*f126890aSEmmanuel Vadot nvidia,pins = "pu5"; 41*f126890aSEmmanuel Vadot nvidia,function = "pwm2"; 42*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 43*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 44*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 45*f126890aSEmmanuel Vadot }; 46*f126890aSEmmanuel Vadot spi1_miso_px7 { 47*f126890aSEmmanuel Vadot nvidia,pins = "spi1_miso_px7"; 48*f126890aSEmmanuel Vadot nvidia,function = "spi1"; 49*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 50*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 51*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 52*f126890aSEmmanuel Vadot }; 53*f126890aSEmmanuel Vadot spi2_mosi_px0 { 54*f126890aSEmmanuel Vadot nvidia,pins = "spi2_mosi_px0"; 55*f126890aSEmmanuel Vadot nvidia,function = "spi2"; 56*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 57*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 58*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 59*f126890aSEmmanuel Vadot }; 60*f126890aSEmmanuel Vadot kb_row7_pr7 { 61*f126890aSEmmanuel Vadot nvidia,pins = "kb_row7_pr7"; 62*f126890aSEmmanuel Vadot nvidia,function = "kbc"; 63*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 64*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 65*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 66*f126890aSEmmanuel Vadot }; 67*f126890aSEmmanuel Vadot pu3 { 68*f126890aSEmmanuel Vadot nvidia,pins = "pu3"; 69*f126890aSEmmanuel Vadot nvidia,function = "rsvd4"; 70*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 71*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 72*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 73*f126890aSEmmanuel Vadot }; 74*f126890aSEmmanuel Vadot pu4 { 75*f126890aSEmmanuel Vadot nvidia,pins = "pu4"; 76*f126890aSEmmanuel Vadot nvidia,function = "pwm1"; 77*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 78*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_ENABLE>; 79*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_ENABLE>; 80*f126890aSEmmanuel Vadot }; 81*f126890aSEmmanuel Vadot kb_row15_ps7 { 82*f126890aSEmmanuel Vadot nvidia,pins = "kb_row15_ps7"; 83*f126890aSEmmanuel Vadot nvidia,function = "kbc"; 84*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 85*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 86*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 87*f126890aSEmmanuel Vadot }; 88*f126890aSEmmanuel Vadot kb_row3_pr3 { 89*f126890aSEmmanuel Vadot nvidia,pins = "kb_row3_pr3"; 90*f126890aSEmmanuel Vadot nvidia,function = "kbc"; 91*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 92*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_DISABLE>; 93*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 94*f126890aSEmmanuel Vadot }; 95*f126890aSEmmanuel Vadot kb_row13_ps5 { 96*f126890aSEmmanuel Vadot nvidia,pins = "kb_row13_ps5"; 97*f126890aSEmmanuel Vadot nvidia,function = "kbc"; 98*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 99*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_ENABLE>; 100*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 101*f126890aSEmmanuel Vadot }; 102*f126890aSEmmanuel Vadot gmi_wp_n_pc7 { 103*f126890aSEmmanuel Vadot nvidia,pins = "gmi_wp_n_pc7", 104*f126890aSEmmanuel Vadot "gmi_wait_pi7", 105*f126890aSEmmanuel Vadot "gmi_cs4_n_pk2", 106*f126890aSEmmanuel Vadot "gmi_cs3_n_pk4"; 107*f126890aSEmmanuel Vadot nvidia,function = "rsvd1"; 108*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 109*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_ENABLE>; 110*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 111*f126890aSEmmanuel Vadot }; 112*f126890aSEmmanuel Vadot gmi_cs6_n_pi3 { 113*f126890aSEmmanuel Vadot nvidia,pins = "gmi_cs6_n_pi3"; 114*f126890aSEmmanuel Vadot nvidia,function = "gmi"; 115*f126890aSEmmanuel Vadot nvidia,pull = <TEGRA_PIN_PULL_NONE>; 116*f126890aSEmmanuel Vadot nvidia,tristate = <TEGRA_PIN_ENABLE>; 117*f126890aSEmmanuel Vadot nvidia,enable-input = <TEGRA_PIN_DISABLE>; 118*f126890aSEmmanuel Vadot }; 119*f126890aSEmmanuel Vadot }; 120*f126890aSEmmanuel Vadot }; 121*f126890aSEmmanuel Vadot 122*f126890aSEmmanuel Vadot i2c@7000c500 { 123*f126890aSEmmanuel Vadot nfc@28 { 124*f126890aSEmmanuel Vadot compatible = "nxp,pn544-i2c"; 125*f126890aSEmmanuel Vadot reg = <0x28>; 126*f126890aSEmmanuel Vadot 127*f126890aSEmmanuel Vadot interrupt-parent = <&gpio>; 128*f126890aSEmmanuel Vadot interrupts = <TEGRA_GPIO(X, 0) IRQ_TYPE_EDGE_RISING>; 129*f126890aSEmmanuel Vadot 130*f126890aSEmmanuel Vadot enable-gpios = <&gpio TEGRA_GPIO(S, 7) GPIO_ACTIVE_HIGH>; 131*f126890aSEmmanuel Vadot firmware-gpios = <&gpio TEGRA_GPIO(R, 3) GPIO_ACTIVE_HIGH>; 132*f126890aSEmmanuel Vadot }; 133*f126890aSEmmanuel Vadot }; 134*f126890aSEmmanuel Vadot 135*f126890aSEmmanuel Vadot display-panel { 136*f126890aSEmmanuel Vadot panel-timing { 137*f126890aSEmmanuel Vadot clock-frequency = <68000000>; 138*f126890aSEmmanuel Vadot hactive = <800>; 139*f126890aSEmmanuel Vadot vactive = <1280>; 140*f126890aSEmmanuel Vadot hfront-porch = <24>; 141*f126890aSEmmanuel Vadot hback-porch = <32>; 142*f126890aSEmmanuel Vadot hsync-len = <24>; 143*f126890aSEmmanuel Vadot vsync-len = <1>; 144*f126890aSEmmanuel Vadot vfront-porch = <5>; 145*f126890aSEmmanuel Vadot vback-porch = <32>; 146*f126890aSEmmanuel Vadot }; 147*f126890aSEmmanuel Vadot }; 148*f126890aSEmmanuel Vadot}; 149