xref: /freebsd-src/sys/contrib/device-tree/include/dt-bindings/reset/imx8mp-reset.h (revision c66ec88fed842fbaad62c30d510644ceb7bd2d71)
1*c66ec88fSEmmanuel Vadot /* SPDX-License-Identifier: GPL-2.0-only */
2*c66ec88fSEmmanuel Vadot /*
3*c66ec88fSEmmanuel Vadot  * Copyright 2020 NXP
4*c66ec88fSEmmanuel Vadot  */
5*c66ec88fSEmmanuel Vadot 
6*c66ec88fSEmmanuel Vadot #ifndef DT_BINDING_RESET_IMX8MP_H
7*c66ec88fSEmmanuel Vadot #define DT_BINDING_RESET_IMX8MP_H
8*c66ec88fSEmmanuel Vadot 
9*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_POR_RESET0	0
10*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_POR_RESET1	1
11*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_POR_RESET2	2
12*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_POR_RESET3	3
13*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_RESET0		4
14*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_RESET1		5
15*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_RESET2		6
16*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_CORE_RESET3		7
17*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_DBG_RESET0		8
18*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_DBG_RESET1		9
19*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_DBG_RESET2		10
20*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_DBG_RESET3		11
21*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_ETM_RESET0		12
22*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_ETM_RESET1		13
23*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_ETM_RESET2		14
24*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_ETM_RESET3		15
25*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_SOC_DBG_RESET		16
26*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_A53_L2RESET		17
27*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_SW_NON_SCLR_M7C_RST	18
28*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_OTG1_PHY_RESET		19
29*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_OTG2_PHY_RESET		20
30*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_SUPERMIX_RESET		21
31*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_AUDIOMIX_RESET		22
32*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_MLMIX_RESET		23
33*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_PCIEPHY			24
34*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_PCIEPHY_PERST		25
35*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_PCIE_CTRL_APPS_EN		26
36*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_PCIE_CTRL_APPS_TURNOFF	27
37*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_HDMI_PHY_APB_RESET		28
38*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_MEDIA_RESET		29
39*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_GPU2D_RESET		30
40*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_GPU3D_RESET		31
41*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_GPU_RESET			32
42*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_VPU_RESET			33
43*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_VPU_G1_RESET		34
44*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_VPU_G2_RESET		35
45*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_VPUVC8KE_RESET		36
46*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_NOC_RESET			37
47*c66ec88fSEmmanuel Vadot 
48*c66ec88fSEmmanuel Vadot #define IMX8MP_RESET_NUM			38
49*c66ec88fSEmmanuel Vadot 
50*c66ec88fSEmmanuel Vadot #endif
51