1*7cfcce8eSJun Yang /* SPDX-License-Identifier: BSD-3-Clause 2*7cfcce8eSJun Yang * Copyright 2021-2024 NXP 3*7cfcce8eSJun Yang */ 4*7cfcce8eSJun Yang 5*7cfcce8eSJun Yang #ifndef RTE_PMD_DPAAX_QDMA_H 6*7cfcce8eSJun Yang #define RTE_PMD_DPAAX_QDMA_H 7*7cfcce8eSJun Yang 8*7cfcce8eSJun Yang #include <rte_compat.h> 9*7cfcce8eSJun Yang 10*7cfcce8eSJun Yang #define RTE_DPAAX_QDMA_COPY_IDX_OFFSET 8 11*7cfcce8eSJun Yang #define RTE_DPAAX_QDMA_SG_IDX_ADDR_ALIGN \ 12*7cfcce8eSJun Yang RTE_BIT64(RTE_DPAAX_QDMA_COPY_IDX_OFFSET) 13*7cfcce8eSJun Yang #define RTE_DPAAX_QDMA_SG_IDX_ADDR_MASK \ 14*7cfcce8eSJun Yang (RTE_DPAAX_QDMA_SG_IDX_ADDR_ALIGN - 1) 15*7cfcce8eSJun Yang #define RTE_DPAAX_QDMA_SG_SUBMIT(idx_addr, flag) \ 16*7cfcce8eSJun Yang (((uint64_t)idx_addr) | (flag)) 17*7cfcce8eSJun Yang 18*7cfcce8eSJun Yang #define RTE_DPAAX_QDMA_COPY_SUBMIT(idx, flag) \ 19*7cfcce8eSJun Yang ((idx << RTE_DPAAX_QDMA_COPY_IDX_OFFSET) | (flag)) 20*7cfcce8eSJun Yang 21*7cfcce8eSJun Yang #define RTE_DPAAX_QDMA_JOB_SUBMIT_MAX 64 22*7cfcce8eSJun Yang #define RTE_DMA_CAPA_DPAAX_QDMA_FLAGS_INDEX RTE_BIT64(63) 23*7cfcce8eSJun Yang 24*7cfcce8eSJun Yang #endif /* RTE_PMD_DPAAX_QDMA_H */ 25