Searched refs:IsVecInReg (Results 1 – 1 of 1) sorted by relevance
2242 bool IsVecInReg = Op.getOpcode() == ISD::ZERO_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2248 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2253 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2282 bool IsVecInReg = Op.getOpcode() == ISD::SIGN_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2288 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2293 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2317 IsVecInReg ? ISD::ZERO_EXTEND_VECTOR_INREG : ISD::ZERO_EXTEND; in SimplifyDemandedBits()2337 bool IsVecInReg = Op.getOpcode() == ISD::ANY_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2341 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()