Home
last modified time | relevance | path

Searched refs:OP (Results 1 – 25 of 630) sorted by relevance

12345678910>>...26

/netbsd-src/external/gpl3/binutils/dist/opcodes/
H A Dm32c-opc.c7874 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
7887 … { { MNEM, ' ', OP (DSP_24_U8), '[', OP (SRC32ANPREFIXED), ']', ',', OP (DST32RNPREFIXEDHI), 0 } },
7893 { { MNEM, ' ', OP (DSP_24_U8), '[', 's', 'b', ']', ',', OP (DST32RNPREFIXEDHI), 0 } },
7899 { { MNEM, ' ', OP (DSP_24_S8), '[', 'f', 'b', ']', ',', OP (DST32RNPREFIXEDHI), 0 } },
7905 … { { MNEM, ' ', OP (DSP_24_U8), '[', OP (SRC32ANPREFIXED), ']', ',', OP (DST32ANPREFIXEDHI), 0 } },
7911 { { MNEM, ' ', OP (DSP_24_U8), '[', 's', 'b', ']', ',', OP (DST32ANPREFIXEDHI), 0 } },
7917 { { MNEM, ' ', OP (DSP_24_S8), '[', 'f', 'b', ']', ',', OP (DST32ANPREFIXEDHI), 0 } },
7923 …{ { MNEM, ' ', OP (DSP_24_U8), '[', OP (SRC32ANPREFIXED), ']', ',', '[', OP (DST32ANPREFIXED), ']'…
7929 { { MNEM, ' ', OP (DSP_24_U8), '[', 's', 'b', ']', ',', '[', OP (DST32ANPREFIXED), ']', 0 } },
7935 { { MNEM, ' ', OP (DSP_24_S8), '[', 'f', 'b', ']', ',', '[', OP (DST32ANPREFIXED), ']', 0 } },
[all …]
H A Dfrv-opc.c1508 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
1521 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1527 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1533 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1539 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1545 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1551 { { MNEM, OP (PACK), ' ', OP (GRJ), ',', OP (GRK), 0 } },
1557 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1563 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1569 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
[all …]
H A Dmep-opc.c589 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
602 { { MNEM, ' ', OP (RN), ',', '(', OP (RMA), ')', 0 } },
608 { { MNEM, ' ', OP (RN), ',', '(', OP (RMA), ')', 0 } },
614 { { MNEM, ' ', OP (CIMM4), ',', '(', OP (RMA), ')', 0 } },
620 { { MNEM, ' ', OP (CIMM4), ',', OP (SDISP16), '(', OP (RMA), ')', 0 } },
626 { { MNEM, ' ', OP (RL5), ',', OP (RN), ',', '(', OP (RM), ')', 0 } },
632 { { MNEM, ' ', OP (RL5), ',', OP (RN), ',', '(', OP (RM), ')', 0 } },
638 { { MNEM, ' ', OP (RL5), ',', OP (RN), ',', '(', OP (RM), ')', 0 } },
644 { { MNEM, ' ', OP (CRN), ',', OP (CDISP12), '(', OP (RMA), ')', 0 } },
650 { { MNEM, ' ', OP (CRN), ',', OP (CDISP12), '(', OP (RMA), ')', 0 } },
[all …]
H A Dlm32-opc.c142 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
155 { { MNEM, ' ', OP (R2), ',', OP (R0), ',', OP (R1), 0 } },
161 { { MNEM, ' ', OP (R1), ',', OP (R0), ',', OP (IMM), 0 } },
167 { { MNEM, ' ', OP (R2), ',', OP (R0), ',', OP (R1), 0 } },
173 { { MNEM, ' ', OP (R1), ',', OP (R0), ',', OP (UIMM), 0 } },
179 { { MNEM, ' ', OP (R1), ',', OP (R0), ',', OP (HI16), 0 } },
185 { { MNEM, ' ', OP (R0), 0 } },
191 { { MNEM, ' ', OP (CALL), 0 } },
197 { { MNEM, ' ', OP (R0), ',', OP (R1), ',', OP (BRANCH), 0 } },
203 { { MNEM, ' ', OP (R0), ',', OP (R1), ',', OP (BRANCH), 0 } },
[all …]
H A Dfr30-opc.c170 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
183 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
189 { { MNEM, ' ', OP (U4), ',', OP (RI), 0 } },
195 { { MNEM, ' ', OP (M4), ',', OP (RI), 0 } },
201 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
207 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
213 { { MNEM, ' ', OP (U4), ',', OP (RI), 0 } },
219 { { MNEM, ' ', OP (M4), ',', OP (RI), 0 } },
225 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
231 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
[all …]
H A Dmmix-opc.c89 #define OP(y) XCONCAT2 (mmix_operands_,y) macro
97 {"trap", O (0), OP (xyz_opt), J},
98 {"fcmp", O (1), OP (regs), N},
99 {"flot", Z (8), OP (roundregs_z), N},
101 {"fun", O (2), OP (regs), N},
102 {"feql", O (3), OP (regs), N},
103 {"flotu", Z (10), OP (roundregs_z), N},
105 {"fadd", O (4), OP (regs), N},
106 {"fix", O (5), OP (roundregs), N},
107 {"sflot", Z (12), OP (roundregs_z), N},
[all …]
H A Dmt-opc.c261 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
274 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
280 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
286 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16), 0 } },
292 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16Z), 0 } },
298 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
304 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
310 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16), 0 } },
316 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16Z), 0 } },
322 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
[all …]
H A Dor1k-opc.c207 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
220 { { MNEM, ' ', OP (DISP26), 0 } },
226 { { MNEM, ' ', OP (RD), ',', OP (DISP21), 0 } },
232 { { MNEM, ' ', OP (DISP26), 0 } },
238 { { MNEM, ' ', OP (RB), 0 } },
244 { { MNEM, ' ', OP (RB), 0 } },
250 { { MNEM, ' ', OP (DISP26), 0 } },
256 { { MNEM, ' ', OP (DISP26), 0 } },
262 { { MNEM, ' ', OP (UIMM16), 0 } },
268 { { MNEM, ' ', OP (UIMM16), 0 } },
[all …]
H A Diq2000-opc.c230 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
243 { { MNEM, ' ', OP (RD_RS), ',', OP (RT), 0 } },
249 { { MNEM, ' ', OP (RD), ',', OP (RS), ',', OP (RT), 0 } },
255 { { MNEM, ' ', OP (RT_RS), ',', OP (LO16), 0 } },
261 { { MNEM, ' ', OP (RT), ',', OP (RS), ',', OP (LO16), 0 } },
267 { { MNEM, ' ', OP (RT_RS), ',', OP (LO16), 0 } },
273 { { MNEM, ' ', OP (RT), ',', OP (RS), ',', OP (LO16), 0 } },
279 { { MNEM, ' ', OP (RD_RS), ',', OP (RT), 0 } },
285 { { MNEM, ' ', OP (RD), ',', OP (RS), ',', OP (RT), 0 } },
291 { { MNEM, ' ', OP (RD_RS), ',', OP (RT), 0 } },
[all …]
H A Dxstormy16-opc.c166 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
179 { { MNEM, OP (WS2), ' ', OP (LMEM8), ',', '#', OP (IMM16), 0 } },
185 { { MNEM, OP (WS2), ' ', OP (HMEM8), ',', '#', OP (IMM16), 0 } },
191 { { MNEM, OP (WS2), ' ', OP (RM), ',', OP (LMEM8), 0 } },
197 { { MNEM, OP (WS2), ' ', OP (RM), ',', OP (HMEM8), 0 } },
203 { { MNEM, OP (WS2), ' ', OP (LMEM8), ',', OP (RM), 0 } },
209 { { MNEM, OP (WS2), ' ', OP (HMEM8), ',', OP (RM), 0 } },
215 { { MNEM, OP (WS2), ' ', OP (RDM), ',', '(', OP (RS), ')', 0 } },
221 { { MNEM, OP (WS2), ' ', OP (RDM), ',', '(', OP (RS), '+', '+', ')', 0 } },
227 { { MNEM, OP (WS2), ' ', OP (RDM), ',', '(', '-', '-', OP (RS), ')', 0 } },
[all …]
H A Dm32r-opc.c213 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
226 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
232 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (HASH), OP (SLO16), 0 } },
238 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
244 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (UIMM16), 0 } },
250 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
256 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (HASH), OP (ULO16), 0 } },
262 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
268 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (UIMM16), 0 } },
274 { { MNEM, ' ', OP (DR), ',', OP (SIMM8), 0 } },
[all …]
H A Depiphany-opc.c211 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
224 { { MNEM, ' ', OP (SIMM8), 0 } },
230 { { MNEM, ' ', OP (SIMM24), 0 } },
236 { { MNEM, ' ', OP (SIMM8), 0 } },
242 { { MNEM, ' ', OP (SIMM24), 0 } },
248 { { MNEM, ' ', OP (SIMM8), 0 } },
254 { { MNEM, ' ', OP (SIMM24), 0 } },
260 { { MNEM, ' ', OP (SIMM8), 0 } },
266 { { MNEM, ' ', OP (SIMM24), 0 } },
272 { { MNEM, ' ', OP (SIMM8), 0 } },
[all …]
/netbsd-src/external/gpl3/binutils.old/dist/opcodes/
H A Dm32c-opc.c7874 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
7887 … { { MNEM, ' ', OP (DSP_24_U8), '[', OP (SRC32ANPREFIXED), ']', ',', OP (DST32RNPREFIXEDHI), 0 } },
7893 { { MNEM, ' ', OP (DSP_24_U8), '[', 's', 'b', ']', ',', OP (DST32RNPREFIXEDHI), 0 } },
7899 { { MNEM, ' ', OP (DSP_24_S8), '[', 'f', 'b', ']', ',', OP (DST32RNPREFIXEDHI), 0 } },
7905 … { { MNEM, ' ', OP (DSP_24_U8), '[', OP (SRC32ANPREFIXED), ']', ',', OP (DST32ANPREFIXEDHI), 0 } },
7911 { { MNEM, ' ', OP (DSP_24_U8), '[', 's', 'b', ']', ',', OP (DST32ANPREFIXEDHI), 0 } },
7917 { { MNEM, ' ', OP (DSP_24_S8), '[', 'f', 'b', ']', ',', OP (DST32ANPREFIXEDHI), 0 } },
7923 …{ { MNEM, ' ', OP (DSP_24_U8), '[', OP (SRC32ANPREFIXED), ']', ',', '[', OP (DST32ANPREFIXED), ']'…
7929 { { MNEM, ' ', OP (DSP_24_U8), '[', 's', 'b', ']', ',', '[', OP (DST32ANPREFIXED), ']', 0 } },
7935 { { MNEM, ' ', OP (DSP_24_S8), '[', 'f', 'b', ']', ',', '[', OP (DST32ANPREFIXED), ']', 0 } },
[all …]
H A Dfrv-opc.c1508 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
1521 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1527 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1533 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1539 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1545 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1551 { { MNEM, OP (PACK), ' ', OP (GRJ), ',', OP (GRK), 0 } },
1557 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1563 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
1569 { { MNEM, OP (PACK), ' ', OP (GRI), ',', OP (GRJ), ',', OP (GRK), 0 } },
[all …]
H A Dmep-opc.c589 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
602 { { MNEM, ' ', OP (RN), ',', '(', OP (RMA), ')', 0 } },
608 { { MNEM, ' ', OP (RN), ',', '(', OP (RMA), ')', 0 } },
614 { { MNEM, ' ', OP (CIMM4), ',', '(', OP (RMA), ')', 0 } },
620 { { MNEM, ' ', OP (CIMM4), ',', OP (SDISP16), '(', OP (RMA), ')', 0 } },
626 { { MNEM, ' ', OP (RL5), ',', OP (RN), ',', '(', OP (RM), ')', 0 } },
632 { { MNEM, ' ', OP (RL5), ',', OP (RN), ',', '(', OP (RM), ')', 0 } },
638 { { MNEM, ' ', OP (RL5), ',', OP (RN), ',', '(', OP (RM), ')', 0 } },
644 { { MNEM, ' ', OP (CRN), ',', OP (CDISP12), '(', OP (RMA), ')', 0 } },
650 { { MNEM, ' ', OP (CRN), ',', OP (CDISP12), '(', OP (RMA), ')', 0 } },
[all …]
H A Dbpf-opc.c153 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
166 { { MNEM, ' ', OP (DSTLE), ',', OP (IMM32), 0 } },
172 { { MNEM, ' ', OP (DSTLE), ',', OP (SRCLE), 0 } },
178 { { MNEM, ' ', OP (DSTLE), ',', OP (IMM32), 0 } },
184 { { MNEM, ' ', OP (DSTLE), ',', OP (SRCLE), 0 } },
190 { { MNEM, ' ', OP (DSTLE), ',', OP (IMM32), 0 } },
196 { { MNEM, ' ', OP (DSTLE), ',', OP (SRCLE), 0 } },
202 { { MNEM, ' ', OP (DSTLE), ',', OP (IMM32), 0 } },
208 { { MNEM, ' ', OP (DSTLE), ',', OP (SRCLE), 0 } },
214 { { MNEM, ' ', OP (DSTLE), ',', OP (IMM32), 0 } },
[all …]
H A Dlm32-opc.c142 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
155 { { MNEM, ' ', OP (R2), ',', OP (R0), ',', OP (R1), 0 } },
161 { { MNEM, ' ', OP (R1), ',', OP (R0), ',', OP (IMM), 0 } },
167 { { MNEM, ' ', OP (R2), ',', OP (R0), ',', OP (R1), 0 } },
173 { { MNEM, ' ', OP (R1), ',', OP (R0), ',', OP (UIMM), 0 } },
179 { { MNEM, ' ', OP (R1), ',', OP (R0), ',', OP (HI16), 0 } },
185 { { MNEM, ' ', OP (R0), 0 } },
191 { { MNEM, ' ', OP (CALL), 0 } },
197 { { MNEM, ' ', OP (R0), ',', OP (R1), ',', OP (BRANCH), 0 } },
203 { { MNEM, ' ', OP (R0), ',', OP (R1), ',', OP (BRANCH), 0 } },
[all …]
H A Dfr30-opc.c170 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
183 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
189 { { MNEM, ' ', OP (U4), ',', OP (RI), 0 } },
195 { { MNEM, ' ', OP (M4), ',', OP (RI), 0 } },
201 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
207 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
213 { { MNEM, ' ', OP (U4), ',', OP (RI), 0 } },
219 { { MNEM, ' ', OP (M4), ',', OP (RI), 0 } },
225 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
231 { { MNEM, ' ', OP (RJ), ',', OP (RI), 0 } },
[all …]
H A Dmmix-opc.c89 #define OP(y) XCONCAT2 (mmix_operands_,y) macro
97 {"trap", O (0), OP (xyz_opt), J},
98 {"fcmp", O (1), OP (regs), N},
99 {"flot", Z (8), OP (roundregs_z), N},
101 {"fun", O (2), OP (regs), N},
102 {"feql", O (3), OP (regs), N},
103 {"flotu", Z (10), OP (roundregs_z), N},
105 {"fadd", O (4), OP (regs), N},
106 {"fix", O (5), OP (roundregs), N},
107 {"sflot", Z (12), OP (roundregs_z), N},
[all …]
H A Dmt-opc.c261 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
274 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
280 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
286 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16), 0 } },
292 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16Z), 0 } },
298 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
304 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
310 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16), 0 } },
316 { { MNEM, ' ', OP (FRDR), ',', OP (FRSR1), ',', '#', OP (IMM16Z), 0 } },
322 { { MNEM, ' ', OP (FRDRRR), ',', OP (FRSR1), ',', OP (FRSR2), 0 } },
[all …]
H A Dor1k-opc.c207 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
220 { { MNEM, ' ', OP (DISP26), 0 } },
226 { { MNEM, ' ', OP (RD), ',', OP (DISP21), 0 } },
232 { { MNEM, ' ', OP (DISP26), 0 } },
238 { { MNEM, ' ', OP (RB), 0 } },
244 { { MNEM, ' ', OP (RB), 0 } },
250 { { MNEM, ' ', OP (DISP26), 0 } },
256 { { MNEM, ' ', OP (DISP26), 0 } },
262 { { MNEM, ' ', OP (UIMM16), 0 } },
268 { { MNEM, ' ', OP (UIMM16), 0 } },
[all …]
H A Diq2000-opc.c230 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
243 { { MNEM, ' ', OP (RD_RS), ',', OP (RT), 0 } },
249 { { MNEM, ' ', OP (RD), ',', OP (RS), ',', OP (RT), 0 } },
255 { { MNEM, ' ', OP (RT_RS), ',', OP (LO16), 0 } },
261 { { MNEM, ' ', OP (RT), ',', OP (RS), ',', OP (LO16), 0 } },
267 { { MNEM, ' ', OP (RT_RS), ',', OP (LO16), 0 } },
273 { { MNEM, ' ', OP (RT), ',', OP (RS), ',', OP (LO16), 0 } },
279 { { MNEM, ' ', OP (RD_RS), ',', OP (RT), 0 } },
285 { { MNEM, ' ', OP (RD), ',', OP (RS), ',', OP (RT), 0 } },
291 { { MNEM, ' ', OP (RD_RS), ',', OP (RT), 0 } },
[all …]
H A Dxstormy16-opc.c166 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
179 { { MNEM, OP (WS2), ' ', OP (LMEM8), ',', '#', OP (IMM16), 0 } },
185 { { MNEM, OP (WS2), ' ', OP (HMEM8), ',', '#', OP (IMM16), 0 } },
191 { { MNEM, OP (WS2), ' ', OP (RM), ',', OP (LMEM8), 0 } },
197 { { MNEM, OP (WS2), ' ', OP (RM), ',', OP (HMEM8), 0 } },
203 { { MNEM, OP (WS2), ' ', OP (LMEM8), ',', OP (RM), 0 } },
209 { { MNEM, OP (WS2), ' ', OP (HMEM8), ',', OP (RM), 0 } },
215 { { MNEM, OP (WS2), ' ', OP (RDM), ',', '(', OP (RS), ')', 0 } },
221 { { MNEM, OP (WS2), ' ', OP (RDM), ',', '(', OP (RS), '+', '+', ')', 0 } },
227 { { MNEM, OP (WS2), ' ', OP (RDM), ',', '(', '-', '-', OP (RS), ')', 0 } },
[all …]
H A Dm32r-opc.c213 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
226 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
232 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (HASH), OP (SLO16), 0 } },
238 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
244 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (UIMM16), 0 } },
250 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
256 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (HASH), OP (ULO16), 0 } },
262 { { MNEM, ' ', OP (DR), ',', OP (SR), 0 } },
268 { { MNEM, ' ', OP (DR), ',', OP (SR), ',', OP (UIMM16), 0 } },
274 { { MNEM, ' ', OP (DR), ',', OP (SIMM8), 0 } },
[all …]
H A Depiphany-opc.c211 #define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field)) macro
224 { { MNEM, ' ', OP (SIMM8), 0 } },
230 { { MNEM, ' ', OP (SIMM24), 0 } },
236 { { MNEM, ' ', OP (SIMM8), 0 } },
242 { { MNEM, ' ', OP (SIMM24), 0 } },
248 { { MNEM, ' ', OP (SIMM8), 0 } },
254 { { MNEM, ' ', OP (SIMM24), 0 } },
260 { { MNEM, ' ', OP (SIMM8), 0 } },
266 { { MNEM, ' ', OP (SIMM24), 0 } },
272 { { MNEM, ' ', OP (SIMM8), 0 } },
[all …]

12345678910>>...26