1 /* $NetBSD: bif_5_1_d.h,v 1.3 2021/12/18 23:45:09 riastradh Exp $ */ 2 3 /* 4 * BIF_5_1 Register documentation 5 * 6 * Copyright (C) 2014 Advanced Micro Devices, Inc. 7 * 8 * Permission is hereby granted, free of charge, to any person obtaining a 9 * copy of this software and associated documentation files (the "Software"), 10 * to deal in the Software without restriction, including without limitation 11 * the rights to use, copy, modify, merge, publish, distribute, sublicense, 12 * and/or sell copies of the Software, and to permit persons to whom the 13 * Software is furnished to do so, subject to the following conditions: 14 * 15 * The above copyright notice and this permission notice shall be included 16 * in all copies or substantial portions of the Software. 17 * 18 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS 19 * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, 20 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL 21 * THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN 22 * AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN 23 * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE. 24 */ 25 26 #ifndef BIF_5_1_D_H 27 #define BIF_5_1_D_H 28 29 #define mmMM_INDEX 0x0 30 #define mmMM_INDEX_HI 0x6 31 #define mmMM_DATA 0x1 32 #define mmBIF_MM_INDACCESS_CNTL 0x1500 33 #define mmBUS_CNTL 0x1508 34 #define mmCONFIG_CNTL 0x1509 35 #define mmCONFIG_MEMSIZE 0x150a 36 #define mmCONFIG_F0_BASE 0x150b 37 #define mmCONFIG_APER_SIZE 0x150c 38 #define mmCONFIG_REG_APER_SIZE 0x150d 39 #define mmBIF_SCRATCH0 0x150e 40 #define mmBIF_SCRATCH1 0x150f 41 #define mmBX_RESET_EN 0x1514 42 #define mmMM_CFGREGS_CNTL 0x1513 43 #define mmHW_DEBUG 0x1515 44 #define mmMASTER_CREDIT_CNTL 0x1516 45 #define mmSLAVE_REQ_CREDIT_CNTL 0x1517 46 #define mmBX_RESET_CNTL 0x1518 47 #define mmINTERRUPT_CNTL 0x151a 48 #define mmINTERRUPT_CNTL2 0x151b 49 #define mmBIF_DEBUG_CNTL 0x151c 50 #define mmBIF_DEBUG_MUX 0x151d 51 #define mmBIF_DEBUG_OUT 0x151e 52 #define mmHDP_REG_COHERENCY_FLUSH_CNTL 0x1528 53 #define mmHDP_MEM_COHERENCY_FLUSH_CNTL 0x1520 54 #define mmCLKREQB_PAD_CNTL 0x1521 55 #define mmSMBDAT_PAD_CNTL 0x1522 56 #define mmSMBCLK_PAD_CNTL 0x1523 57 #define mmBIF_XDMA_LO 0x14c0 58 #define mmBIF_XDMA_HI 0x14c1 59 #define mmBIF_FEATURES_CONTROL_MISC 0x14c2 60 #define mmBIF_DOORBELL_CNTL 0x14c3 61 #define mmBIF_SLVARB_MODE 0x14c4 62 #define mmBIF_FB_EN 0x1524 63 #define mmBIF_BUSNUM_CNTL1 0x1525 64 #define mmBIF_BUSNUM_LIST0 0x1526 65 #define mmBIF_BUSNUM_LIST1 0x1527 66 #define mmBIF_BUSNUM_CNTL2 0x152b 67 #define mmBIF_BUSY_DELAY_CNTR 0x1529 68 #define mmBIF_PERFMON_CNTL 0x152c 69 #define mmBIF_PERFCOUNTER0_RESULT 0x152d 70 #define mmBIF_PERFCOUNTER1_RESULT 0x152e 71 #define mmSLAVE_HANG_PROTECTION_CNTL 0x1536 72 #define mmGPU_HDP_FLUSH_REQ 0x1537 73 #define mmGPU_HDP_FLUSH_DONE 0x1538 74 #define mmSLAVE_HANG_ERROR 0x153b 75 #define mmCAPTURE_HOST_BUSNUM 0x153c 76 #define mmHOST_BUSNUM 0x153d 77 #define mmPEER_REG_RANGE0 0x153e 78 #define mmPEER_REG_RANGE1 0x153f 79 #define mmPEER0_FB_OFFSET_HI 0x14f3 80 #define mmPEER0_FB_OFFSET_LO 0x14f2 81 #define mmPEER1_FB_OFFSET_HI 0x14f1 82 #define mmPEER1_FB_OFFSET_LO 0x14f0 83 #define mmPEER2_FB_OFFSET_HI 0x14ef 84 #define mmPEER2_FB_OFFSET_LO 0x14ee 85 #define mmPEER3_FB_OFFSET_HI 0x14ed 86 #define mmPEER3_FB_OFFSET_LO 0x14ec 87 #define mmDBG_BYPASS_SRBM_ACCESS 0x14eb 88 #define mmSMBUS_BACO_DUMMY 0x14c6 89 #define mmBIF_DEVFUNCNUM_LIST0 0x14e8 90 #define mmBIF_DEVFUNCNUM_LIST1 0x14e7 91 #define mmBACO_CNTL 0x14e5 92 #define mmBF_ANA_ISO_CNTL 0x14c7 93 #define mmMEM_TYPE_CNTL 0x14e4 94 #define mmBIF_BACO_DEBUG 0x14df 95 #define mmBIF_BACO_DEBUG_LATCH 0x14dc 96 #define mmBACO_CNTL_MISC 0x14db 97 #define mmSMU_BIF_VDDGFX_PWR_STATUS 0x14f8 98 #define mmBIF_VDDGFX_GFX0_LOWER 0x1428 99 #define mmBIF_VDDGFX_GFX0_UPPER 0x1429 100 #define mmBIF_VDDGFX_GFX1_LOWER 0x142a 101 #define mmBIF_VDDGFX_GFX1_UPPER 0x142b 102 #define mmBIF_VDDGFX_GFX2_LOWER 0x142c 103 #define mmBIF_VDDGFX_GFX2_UPPER 0x142d 104 #define mmBIF_VDDGFX_GFX3_LOWER 0x142e 105 #define mmBIF_VDDGFX_GFX3_UPPER 0x142f 106 #define mmBIF_VDDGFX_GFX4_LOWER 0x1430 107 #define mmBIF_VDDGFX_GFX4_UPPER 0x1431 108 #define mmBIF_VDDGFX_GFX5_LOWER 0x1432 109 #define mmBIF_VDDGFX_GFX5_UPPER 0x1433 110 #define mmBIF_VDDGFX_RSV1_LOWER 0x1434 111 #define mmBIF_VDDGFX_RSV1_UPPER 0x1435 112 #define mmBIF_VDDGFX_RSV2_LOWER 0x1436 113 #define mmBIF_VDDGFX_RSV2_UPPER 0x1437 114 #define mmBIF_VDDGFX_RSV3_LOWER 0x1438 115 #define mmBIF_VDDGFX_RSV3_UPPER 0x1439 116 #define mmBIF_VDDGFX_RSV4_LOWER 0x143a 117 #define mmBIF_VDDGFX_RSV4_UPPER 0x143b 118 #define mmBIF_VDDGFX_FB_CMP 0x143c 119 #define mmBIF_DOORBELL_GBLAPER1_LOWER 0x14fc 120 #define mmBIF_DOORBELL_GBLAPER1_UPPER 0x14fd 121 #define mmBIF_DOORBELL_GBLAPER2_LOWER 0x14fe 122 #define mmBIF_DOORBELL_GBLAPER2_UPPER 0x14ff 123 #define mmBIF_SMU_INDEX 0x143d 124 #define mmBIF_SMU_DATA 0x143e 125 #define mmIMPCTL_RESET 0x14f5 126 #define mmGARLIC_FLUSH_CNTL 0x1401 127 #define mmGARLIC_FLUSH_ADDR_START_0 0x1402 128 #define mmGARLIC_FLUSH_ADDR_START_1 0x1404 129 #define mmGARLIC_FLUSH_ADDR_START_2 0x1406 130 #define mmGARLIC_FLUSH_ADDR_START_3 0x1408 131 #define mmGARLIC_FLUSH_ADDR_START_4 0x140a 132 #define mmGARLIC_FLUSH_ADDR_START_5 0x140c 133 #define mmGARLIC_FLUSH_ADDR_START_6 0x140e 134 #define mmGARLIC_FLUSH_ADDR_START_7 0x1410 135 #define mmGARLIC_FLUSH_ADDR_END_0 0x1403 136 #define mmGARLIC_FLUSH_ADDR_END_1 0x1405 137 #define mmGARLIC_FLUSH_ADDR_END_2 0x1407 138 #define mmGARLIC_FLUSH_ADDR_END_3 0x1409 139 #define mmGARLIC_FLUSH_ADDR_END_4 0x140b 140 #define mmGARLIC_FLUSH_ADDR_END_5 0x140d 141 #define mmGARLIC_FLUSH_ADDR_END_6 0x140f 142 #define mmGARLIC_FLUSH_ADDR_END_7 0x1411 143 #define mmGARLIC_FLUSH_REQ 0x1412 144 #define mmGPU_GARLIC_FLUSH_REQ 0x1413 145 #define mmGPU_GARLIC_FLUSH_DONE 0x1414 146 #define mmGARLIC_COHE_CP_RB0_WPTR 0x1415 147 #define mmGARLIC_COHE_CP_RB1_WPTR 0x1416 148 #define mmGARLIC_COHE_CP_RB2_WPTR 0x1417 149 #define mmGARLIC_COHE_UVD_RBC_RB_WPTR 0x1418 150 #define mmGARLIC_COHE_SDMA0_GFX_RB_WPTR 0x1419 151 #define mmGARLIC_COHE_SDMA1_GFX_RB_WPTR 0x141a 152 #define mmGARLIC_COHE_CP_DMA_ME_COMMAND 0x141b 153 #define mmGARLIC_COHE_CP_DMA_PFP_COMMAND 0x141c 154 #define mmGARLIC_COHE_SAM_SAB_RBI_WPTR 0x141d 155 #define mmGARLIC_COHE_SAM_SAB_RBO_WPTR 0x141e 156 #define mmGARLIC_COHE_VCE_OUT_RB_WPTR 0x141f 157 #define mmGARLIC_COHE_VCE_RB_WPTR2 0x1420 158 #define mmGARLIC_COHE_VCE_RB_WPTR 0x1421 159 #define mmGARLIC_COHE_SDMA2_GFX_RB_WPTR 0x1422 160 #define mmGARLIC_COHE_SDMA3_GFX_RB_WPTR 0x1423 161 #define mmGARLIC_COHE_CP_DMA_PIO_COMMAND 0x1424 162 #define mmGARLIC_COHE_GARLIC_FLUSH_REQ 0x1425 163 #define mmREMAP_HDP_MEM_FLUSH_CNTL 0x1426 164 #define mmREMAP_HDP_REG_FLUSH_CNTL 0x1427 165 #define mmBIOS_SCRATCH_0 0x5c9 166 #define mmBIOS_SCRATCH_1 0x5ca 167 #define mmBIOS_SCRATCH_2 0x5cb 168 #define mmBIOS_SCRATCH_3 0x5cc 169 #define mmBIOS_SCRATCH_4 0x5cd 170 #define mmBIOS_SCRATCH_5 0x5ce 171 #define mmBIOS_SCRATCH_6 0x5cf 172 #define mmBIOS_SCRATCH_7 0x5d0 173 #define mmBIOS_SCRATCH_8 0x5d1 174 #define mmBIOS_SCRATCH_9 0x5d2 175 #define mmBIOS_SCRATCH_10 0x5d3 176 #define mmBIOS_SCRATCH_11 0x5d4 177 #define mmBIOS_SCRATCH_12 0x5d5 178 #define mmBIOS_SCRATCH_13 0x5d6 179 #define mmBIOS_SCRATCH_14 0x5d7 180 #define mmBIOS_SCRATCH_15 0x5d8 181 #define mmBIF_RB_CNTL 0x1530 182 #define mmBIF_RB_BASE 0x1531 183 #define mmBIF_RB_RPTR 0x1532 184 #define mmBIF_RB_WPTR 0x1533 185 #define mmBIF_RB_WPTR_ADDR_HI 0x1534 186 #define mmBIF_RB_WPTR_ADDR_LO 0x1535 187 #define mmVENDOR_ID 0x0 188 #define mmDEVICE_ID 0x0 189 #define mmCOMMAND 0x1 190 #define mmSTATUS 0x1 191 #define mmREVISION_ID 0x2 192 #define mmPROG_INTERFACE 0x2 193 #define mmSUB_CLASS 0x2 194 #define mmBASE_CLASS 0x2 195 #define mmCACHE_LINE 0x3 196 #define mmLATENCY 0x3 197 #define mmHEADER 0x3 198 #define mmBIST 0x3 199 #define mmBASE_ADDR_1 0x4 200 #define mmBASE_ADDR_2 0x5 201 #define mmBASE_ADDR_3 0x6 202 #define mmBASE_ADDR_4 0x7 203 #define mmBASE_ADDR_5 0x8 204 #define mmBASE_ADDR_6 0x9 205 #define mmROM_BASE_ADDR 0xc 206 #define mmCAP_PTR 0xd 207 #define mmINTERRUPT_LINE 0xf 208 #define mmINTERRUPT_PIN 0xf 209 #define mmADAPTER_ID 0xb 210 #define mmMIN_GRANT 0xf 211 #define mmMAX_LATENCY 0xf 212 #define mmVENDOR_CAP_LIST 0x12 213 #define mmADAPTER_ID_W 0x13 214 #define mmPMI_CAP_LIST 0x14 215 #define mmPMI_CAP 0x14 216 #define mmPMI_STATUS_CNTL 0x15 217 #define mmPCIE_CAP_LIST 0x16 218 #define mmPCIE_CAP 0x16 219 #define mmDEVICE_CAP 0x17 220 #define mmDEVICE_CNTL 0x18 221 #define mmDEVICE_STATUS 0x18 222 #define mmLINK_CAP 0x19 223 #define mmLINK_CNTL 0x1a 224 #define mmLINK_STATUS 0x1a 225 #define mmDEVICE_CAP2 0x1f 226 #define mmDEVICE_CNTL2 0x20 227 #define mmDEVICE_STATUS2 0x20 228 #define mmLINK_CAP2 0x21 229 #define mmLINK_CNTL2 0x22 230 #define mmLINK_STATUS2 0x22 231 #define mmMSI_CAP_LIST 0x28 232 #define mmMSI_MSG_CNTL 0x28 233 #define mmMSI_MSG_ADDR_LO 0x29 234 #define mmMSI_MSG_ADDR_HI 0x2a 235 #define mmMSI_MSG_DATA_64 0x2b 236 #define mmMSI_MSG_DATA 0x2a 237 #define mmPCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x40 238 #define mmPCIE_VENDOR_SPECIFIC_HDR 0x41 239 #define mmPCIE_VENDOR_SPECIFIC1 0x42 240 #define mmPCIE_VENDOR_SPECIFIC2 0x43 241 #define mmPCIE_VC_ENH_CAP_LIST 0x44 242 #define mmPCIE_PORT_VC_CAP_REG1 0x45 243 #define mmPCIE_PORT_VC_CAP_REG2 0x46 244 #define mmPCIE_PORT_VC_CNTL 0x47 245 #define mmPCIE_PORT_VC_STATUS 0x47 246 #define mmPCIE_VC0_RESOURCE_CAP 0x48 247 #define mmPCIE_VC0_RESOURCE_CNTL 0x49 248 #define mmPCIE_VC0_RESOURCE_STATUS 0x4a 249 #define mmPCIE_VC1_RESOURCE_CAP 0x4b 250 #define mmPCIE_VC1_RESOURCE_CNTL 0x4c 251 #define mmPCIE_VC1_RESOURCE_STATUS 0x4d 252 #define mmPCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x50 253 #define mmPCIE_DEV_SERIAL_NUM_DW1 0x51 254 #define mmPCIE_DEV_SERIAL_NUM_DW2 0x52 255 #define mmPCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x54 256 #define mmPCIE_UNCORR_ERR_STATUS 0x55 257 #define mmPCIE_UNCORR_ERR_MASK 0x56 258 #define mmPCIE_UNCORR_ERR_SEVERITY 0x57 259 #define mmPCIE_CORR_ERR_STATUS 0x58 260 #define mmPCIE_CORR_ERR_MASK 0x59 261 #define mmPCIE_ADV_ERR_CAP_CNTL 0x5a 262 #define mmPCIE_HDR_LOG0 0x5b 263 #define mmPCIE_HDR_LOG1 0x5c 264 #define mmPCIE_HDR_LOG2 0x5d 265 #define mmPCIE_HDR_LOG3 0x5e 266 #define mmPCIE_TLP_PREFIX_LOG0 0x62 267 #define mmPCIE_TLP_PREFIX_LOG1 0x63 268 #define mmPCIE_TLP_PREFIX_LOG2 0x64 269 #define mmPCIE_TLP_PREFIX_LOG3 0x65 270 #define mmPCIE_BAR_ENH_CAP_LIST 0x80 271 #define mmPCIE_BAR1_CAP 0x81 272 #define mmPCIE_BAR1_CNTL 0x82 273 #define mmPCIE_BAR2_CAP 0x83 274 #define mmPCIE_BAR2_CNTL 0x84 275 #define mmPCIE_BAR3_CAP 0x85 276 #define mmPCIE_BAR3_CNTL 0x86 277 #define mmPCIE_BAR4_CAP 0x87 278 #define mmPCIE_BAR4_CNTL 0x88 279 #define mmPCIE_BAR5_CAP 0x89 280 #define mmPCIE_BAR5_CNTL 0x8a 281 #define mmPCIE_BAR6_CAP 0x8b 282 #define mmPCIE_BAR6_CNTL 0x8c 283 #define mmPCIE_PWR_BUDGET_ENH_CAP_LIST 0x90 284 #define mmPCIE_PWR_BUDGET_DATA_SELECT 0x91 285 #define mmPCIE_PWR_BUDGET_DATA 0x92 286 #define mmPCIE_PWR_BUDGET_CAP 0x93 287 #define mmPCIE_DPA_ENH_CAP_LIST 0x94 288 #define mmPCIE_DPA_CAP 0x95 289 #define mmPCIE_DPA_LATENCY_INDICATOR 0x96 290 #define mmPCIE_DPA_STATUS 0x97 291 #define mmPCIE_DPA_CNTL 0x97 292 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x98 293 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x98 294 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x98 295 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x98 296 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x99 297 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x99 298 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x99 299 #define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x99 300 #define mmPCIE_SECONDARY_ENH_CAP_LIST 0x9c 301 #define mmPCIE_LINK_CNTL3 0x9d 302 #define mmPCIE_LANE_ERROR_STATUS 0x9e 303 #define mmPCIE_LANE_0_EQUALIZATION_CNTL 0x9f 304 #define mmPCIE_LANE_1_EQUALIZATION_CNTL 0x9f 305 #define mmPCIE_LANE_2_EQUALIZATION_CNTL 0xa0 306 #define mmPCIE_LANE_3_EQUALIZATION_CNTL 0xa0 307 #define mmPCIE_LANE_4_EQUALIZATION_CNTL 0xa1 308 #define mmPCIE_LANE_5_EQUALIZATION_CNTL 0xa1 309 #define mmPCIE_LANE_6_EQUALIZATION_CNTL 0xa2 310 #define mmPCIE_LANE_7_EQUALIZATION_CNTL 0xa2 311 #define mmPCIE_LANE_8_EQUALIZATION_CNTL 0xa3 312 #define mmPCIE_LANE_9_EQUALIZATION_CNTL 0xa3 313 #define mmPCIE_LANE_10_EQUALIZATION_CNTL 0xa4 314 #define mmPCIE_LANE_11_EQUALIZATION_CNTL 0xa4 315 #define mmPCIE_LANE_12_EQUALIZATION_CNTL 0xa5 316 #define mmPCIE_LANE_13_EQUALIZATION_CNTL 0xa5 317 #define mmPCIE_LANE_14_EQUALIZATION_CNTL 0xa6 318 #define mmPCIE_LANE_15_EQUALIZATION_CNTL 0xa6 319 #define mmPCIE_ACS_ENH_CAP_LIST 0xa8 320 #define mmPCIE_ACS_CAP 0xa9 321 #define mmPCIE_ACS_CNTL 0xa9 322 #define mmPCIE_ATS_ENH_CAP_LIST 0xac 323 #define mmPCIE_ATS_CAP 0xad 324 #define mmPCIE_ATS_CNTL 0xad 325 #define mmPCIE_PAGE_REQ_ENH_CAP_LIST 0xb0 326 #define mmPCIE_PAGE_REQ_CNTL 0xb1 327 #define mmPCIE_PAGE_REQ_STATUS 0xb1 328 #define mmPCIE_OUTSTAND_PAGE_REQ_CAPACITY 0xb2 329 #define mmPCIE_OUTSTAND_PAGE_REQ_ALLOC 0xb3 330 #define mmPCIE_PASID_ENH_CAP_LIST 0xb4 331 #define mmPCIE_PASID_CAP 0xb5 332 #define mmPCIE_PASID_CNTL 0xb5 333 #define mmPCIE_TPH_REQR_ENH_CAP_LIST 0xb8 334 #define mmPCIE_TPH_REQR_CAP 0xb9 335 #define mmPCIE_TPH_REQR_CNTL 0xba 336 #define mmPCIE_MC_ENH_CAP_LIST 0xbc 337 #define mmPCIE_MC_CAP 0xbd 338 #define mmPCIE_MC_CNTL 0xbd 339 #define mmPCIE_MC_ADDR0 0xbe 340 #define mmPCIE_MC_ADDR1 0xbf 341 #define mmPCIE_MC_RCV0 0xc0 342 #define mmPCIE_MC_RCV1 0xc1 343 #define mmPCIE_MC_BLOCK_ALL0 0xc2 344 #define mmPCIE_MC_BLOCK_ALL1 0xc3 345 #define mmPCIE_MC_BLOCK_UNTRANSLATED_0 0xc4 346 #define mmPCIE_MC_BLOCK_UNTRANSLATED_1 0xc5 347 #define mmPCIE_LTR_ENH_CAP_LIST 0xc8 348 #define mmPCIE_LTR_CAP 0xc9 349 #define ixMM_INDEX_IND 0x1090000 350 #define ixMM_INDEX_HI_IND 0x1090006 351 #define ixMM_DATA_IND 0x1090001 352 #define ixBIF_MM_INDACCESS_CNTL_IND 0x1091500 353 #define ixBUS_CNTL_IND 0x1091508 354 #define ixCONFIG_CNTL_IND 0x1091509 355 #define ixCONFIG_MEMSIZE_IND 0x109150a 356 #define ixCONFIG_F0_BASE_IND 0x109150b 357 #define ixCONFIG_APER_SIZE_IND 0x109150c 358 #define ixCONFIG_REG_APER_SIZE_IND 0x109150d 359 #define ixBIF_SCRATCH0_IND 0x109150e 360 #define ixBIF_SCRATCH1_IND 0x109150f 361 #define ixBX_RESET_EN_IND 0x1091514 362 #define ixMM_CFGREGS_CNTL_IND 0x1091513 363 #define ixHW_DEBUG_IND 0x1091515 364 #define ixMASTER_CREDIT_CNTL_IND 0x1091516 365 #define ixSLAVE_REQ_CREDIT_CNTL_IND 0x1091517 366 #define ixBX_RESET_CNTL_IND 0x1091518 367 #define ixINTERRUPT_CNTL_IND 0x109151a 368 #define ixINTERRUPT_CNTL2_IND 0x109151b 369 #define ixBIF_DEBUG_CNTL_IND 0x109151c 370 #define ixBIF_DEBUG_MUX_IND 0x109151d 371 #define ixBIF_DEBUG_OUT_IND 0x109151e 372 #define ixHDP_REG_COHERENCY_FLUSH_CNTL_IND 0x1091528 373 #define ixHDP_MEM_COHERENCY_FLUSH_CNTL_IND 0x1091520 374 #define ixCLKREQB_PAD_CNTL_IND 0x1091521 375 #define ixSMBDAT_PAD_CNTL_IND 0x1091522 376 #define ixSMBCLK_PAD_CNTL_IND 0x1091523 377 #define ixBIF_XDMA_LO_IND 0x10914c0 378 #define ixBIF_XDMA_HI_IND 0x10914c1 379 #define ixBIF_FEATURES_CONTROL_MISC_IND 0x10914c2 380 #define ixBIF_DOORBELL_CNTL_IND 0x10914c3 381 #define ixBIF_SLVARB_MODE_IND 0x10914c4 382 #define ixBIF_FB_EN_IND 0x1091524 383 #define ixBIF_BUSNUM_CNTL1_IND 0x1091525 384 #define ixBIF_BUSNUM_LIST0_IND 0x1091526 385 #define ixBIF_BUSNUM_LIST1_IND 0x1091527 386 #define ixBIF_BUSNUM_CNTL2_IND 0x109152b 387 #define ixBIF_BUSY_DELAY_CNTR_IND 0x1091529 388 #define ixBIF_PERFMON_CNTL_IND 0x109152c 389 #define ixBIF_PERFCOUNTER0_RESULT_IND 0x109152d 390 #define ixBIF_PERFCOUNTER1_RESULT_IND 0x109152e 391 #define ixSLAVE_HANG_PROTECTION_CNTL_IND 0x1091536 392 #define ixGPU_HDP_FLUSH_REQ_IND 0x1091537 393 #define ixGPU_HDP_FLUSH_DONE_IND 0x1091538 394 #define ixSLAVE_HANG_ERROR_IND 0x109153b 395 #define ixCAPTURE_HOST_BUSNUM_IND 0x109153c 396 #define ixHOST_BUSNUM_IND 0x109153d 397 #define ixPEER_REG_RANGE0_IND 0x109153e 398 #define ixPEER_REG_RANGE1_IND 0x109153f 399 #define ixPEER0_FB_OFFSET_HI_IND 0x10914f3 400 #define ixPEER0_FB_OFFSET_LO_IND 0x10914f2 401 #define ixPEER1_FB_OFFSET_HI_IND 0x10914f1 402 #define ixPEER1_FB_OFFSET_LO_IND 0x10914f0 403 #define ixPEER2_FB_OFFSET_HI_IND 0x10914ef 404 #define ixPEER2_FB_OFFSET_LO_IND 0x10914ee 405 #define ixPEER3_FB_OFFSET_HI_IND 0x10914ed 406 #define ixPEER3_FB_OFFSET_LO_IND 0x10914ec 407 #define ixDBG_BYPASS_SRBM_ACCESS_IND 0x10914eb 408 #define ixSMBUS_BACO_DUMMY_IND 0x10914c6 409 #define ixBIF_DEVFUNCNUM_LIST0_IND 0x10914e8 410 #define ixBIF_DEVFUNCNUM_LIST1_IND 0x10914e7 411 #define ixBACO_CNTL_IND 0x10914e5 412 #define ixBF_ANA_ISO_CNTL_IND 0x10914c7 413 #define ixMEM_TYPE_CNTL_IND 0x10914e4 414 #define ixBIF_BACO_DEBUG_IND 0x10914df 415 #define ixBIF_BACO_DEBUG_LATCH_IND 0x10914dc 416 #define ixBACO_CNTL_MISC_IND 0x10914db 417 #define ixSMU_BIF_VDDGFX_PWR_STATUS_IND 0x10914f8 418 #define ixBIF_VDDGFX_GFX0_LOWER_IND 0x1091428 419 #define ixBIF_VDDGFX_GFX0_UPPER_IND 0x1091429 420 #define ixBIF_VDDGFX_GFX1_LOWER_IND 0x109142a 421 #define ixBIF_VDDGFX_GFX1_UPPER_IND 0x109142b 422 #define ixBIF_VDDGFX_GFX2_LOWER_IND 0x109142c 423 #define ixBIF_VDDGFX_GFX2_UPPER_IND 0x109142d 424 #define ixBIF_VDDGFX_GFX3_LOWER_IND 0x109142e 425 #define ixBIF_VDDGFX_GFX3_UPPER_IND 0x109142f 426 #define ixBIF_VDDGFX_GFX4_LOWER_IND 0x1091430 427 #define ixBIF_VDDGFX_GFX4_UPPER_IND 0x1091431 428 #define ixBIF_VDDGFX_GFX5_LOWER_IND 0x1091432 429 #define ixBIF_VDDGFX_GFX5_UPPER_IND 0x1091433 430 #define ixBIF_VDDGFX_RSV1_LOWER_IND 0x1091434 431 #define ixBIF_VDDGFX_RSV1_UPPER_IND 0x1091435 432 #define ixBIF_VDDGFX_RSV2_LOWER_IND 0x1091436 433 #define ixBIF_VDDGFX_RSV2_UPPER_IND 0x1091437 434 #define ixBIF_VDDGFX_RSV3_LOWER_IND 0x1091438 435 #define ixBIF_VDDGFX_RSV3_UPPER_IND 0x1091439 436 #define ixBIF_VDDGFX_RSV4_LOWER_IND 0x109143a 437 #define ixBIF_VDDGFX_RSV4_UPPER_IND 0x109143b 438 #define ixBIF_VDDGFX_FB_CMP_IND 0x109143c 439 #define ixBIF_DOORBELL_GBLAPER1_LOWER_IND 0x10914fc 440 #define ixBIF_DOORBELL_GBLAPER1_UPPER_IND 0x10914fd 441 #define ixBIF_DOORBELL_GBLAPER2_LOWER_IND 0x10914fe 442 #define ixBIF_DOORBELL_GBLAPER2_UPPER_IND 0x10914ff 443 #define ixBIF_SMU_INDEX_IND 0x109143d 444 #define ixBIF_SMU_DATA_IND 0x109143e 445 #define ixIMPCTL_RESET_IND 0x10914f5 446 #define ixGARLIC_FLUSH_CNTL_IND 0x1091401 447 #define ixGARLIC_FLUSH_REQ_IND 0x1091412 448 #define ixGPU_GARLIC_FLUSH_REQ_IND 0x1091413 449 #define ixGPU_GARLIC_FLUSH_DONE_IND 0x1091414 450 #define ixGARLIC_COHE_CP_RB0_WPTR_IND 0x1091415 451 #define ixGARLIC_COHE_CP_RB1_WPTR_IND 0x1091416 452 #define ixGARLIC_COHE_CP_RB2_WPTR_IND 0x1091417 453 #define ixGARLIC_COHE_UVD_RBC_RB_WPTR_IND 0x1091418 454 #define ixGARLIC_COHE_SDMA0_GFX_RB_WPTR_IND 0x1091419 455 #define ixGARLIC_COHE_SDMA1_GFX_RB_WPTR_IND 0x109141a 456 #define ixGARLIC_COHE_CP_DMA_ME_COMMAND_IND 0x109141b 457 #define ixGARLIC_COHE_CP_DMA_PFP_COMMAND_IND 0x109141c 458 #define ixGARLIC_COHE_SAM_SAB_RBI_WPTR_IND 0x109141d 459 #define ixGARLIC_COHE_SAM_SAB_RBO_WPTR_IND 0x109141e 460 #define ixGARLIC_COHE_VCE_OUT_RB_WPTR_IND 0x109141f 461 #define ixGARLIC_COHE_VCE_RB_WPTR2_IND 0x1091420 462 #define ixGARLIC_COHE_VCE_RB_WPTR_IND 0x1091421 463 #define ixGARLIC_COHE_SDMA2_GFX_RB_WPTR_IND 0x1091422 464 #define ixGARLIC_COHE_SDMA3_GFX_RB_WPTR_IND 0x1091423 465 #define ixGARLIC_COHE_CP_DMA_PIO_COMMAND_IND 0x1091424 466 #define ixGARLIC_COHE_GARLIC_FLUSH_REQ_IND 0x1091425 467 #define ixREMAP_HDP_MEM_FLUSH_CNTL_IND 0x1091426 468 #define ixREMAP_HDP_REG_FLUSH_CNTL_IND 0x1091427 469 #define ixBIOS_SCRATCH_0_IND 0x10905c9 470 #define ixBIOS_SCRATCH_1_IND 0x10905ca 471 #define ixBIOS_SCRATCH_2_IND 0x10905cb 472 #define ixBIOS_SCRATCH_3_IND 0x10905cc 473 #define ixBIOS_SCRATCH_4_IND 0x10905cd 474 #define ixBIOS_SCRATCH_5_IND 0x10905ce 475 #define ixBIOS_SCRATCH_6_IND 0x10905cf 476 #define ixBIOS_SCRATCH_7_IND 0x10905d0 477 #define ixBIOS_SCRATCH_8_IND 0x10905d1 478 #define ixBIOS_SCRATCH_9_IND 0x10905d2 479 #define ixBIOS_SCRATCH_10_IND 0x10905d3 480 #define ixBIOS_SCRATCH_11_IND 0x10905d4 481 #define ixBIOS_SCRATCH_12_IND 0x10905d5 482 #define ixBIOS_SCRATCH_13_IND 0x10905d6 483 #define ixBIOS_SCRATCH_14_IND 0x10905d7 484 #define ixBIOS_SCRATCH_15_IND 0x10905d8 485 #define ixBIF_RB_CNTL_IND 0x1091530 486 #define ixBIF_RB_BASE_IND 0x1091531 487 #define ixBIF_RB_RPTR_IND 0x1091532 488 #define ixBIF_RB_WPTR_IND 0x1091533 489 #define ixBIF_RB_WPTR_ADDR_HI_IND 0x1091534 490 #define ixBIF_RB_WPTR_ADDR_LO_IND 0x1091535 491 #define mmNB_GBIF_INDEX 0x34 492 #define mmNB_GBIF_DATA 0x35 493 #define mmPCIE_INDEX 0xe 494 #define mmPCIE_DATA 0xf 495 #define mmPCIE_INDEX_2 0xc 496 #define mmPCIE_DATA_2 0xd 497 #define ixPCIE_RESERVED 0x1400000 498 #define ixPCIE_SCRATCH 0x1400001 499 #define ixPCIE_HW_DEBUG 0x1400002 500 #define ixPCIE_RX_NUM_NAK 0x140000e 501 #define ixPCIE_RX_NUM_NAK_GENERATED 0x140000f 502 #define ixPCIE_CNTL 0x1400010 503 #define ixPCIE_CONFIG_CNTL 0x1400011 504 #define ixPCIE_DEBUG_CNTL 0x1400012 505 #define ixPCIE_INT_CNTL 0x140001a 506 #define ixPCIE_INT_STATUS 0x140001b 507 #define ixPCIE_CNTL2 0x140001c 508 #define ixPCIE_RX_CNTL2 0x140001d 509 #define ixPCIE_TX_F0_ATTR_CNTL 0x140001e 510 #define ixPCIE_TX_F1_F2_ATTR_CNTL 0x140001f 511 #define ixPCIE_CI_CNTL 0x1400020 512 #define ixPCIE_BUS_CNTL 0x1400021 513 #define ixPCIE_LC_STATE6 0x1400022 514 #define ixPCIE_LC_STATE7 0x1400023 515 #define ixPCIE_LC_STATE8 0x1400024 516 #define ixPCIE_LC_STATE9 0x1400025 517 #define ixPCIE_LC_STATE10 0x1400026 518 #define ixPCIE_LC_STATE11 0x1400027 519 #define ixPCIE_LC_STATUS1 0x1400028 520 #define ixPCIE_LC_STATUS2 0x1400029 521 #define ixPCIE_WPR_CNTL 0x1400030 522 #define ixPCIE_RX_LAST_TLP0 0x1400031 523 #define ixPCIE_RX_LAST_TLP1 0x1400032 524 #define ixPCIE_RX_LAST_TLP2 0x1400033 525 #define ixPCIE_RX_LAST_TLP3 0x1400034 526 #define ixPCIE_TX_LAST_TLP0 0x1400035 527 #define ixPCIE_TX_LAST_TLP1 0x1400036 528 #define ixPCIE_TX_LAST_TLP2 0x1400037 529 #define ixPCIE_TX_LAST_TLP3 0x1400038 530 #define ixPCIE_I2C_REG_ADDR_EXPAND 0x140003a 531 #define ixPCIE_I2C_REG_DATA 0x140003b 532 #define ixPCIE_CFG_CNTL 0x140003c 533 #define ixPCIE_P_CNTL 0x1400040 534 #define ixPCIE_P_BUF_STATUS 0x1400041 535 #define ixPCIE_P_DECODER_STATUS 0x1400042 536 #define ixPCIE_P_MISC_STATUS 0x1400043 537 #define ixPCIE_P_RCV_L0S_FTS_DET 0x1400050 538 #define ixPCIE_OBFF_CNTL 0x1400061 539 #define ixPCIE_TX_LTR_CNTL 0x1400060 540 #define ixPCIE_PERF_COUNT_CNTL 0x1400080 541 #define ixPCIE_PERF_CNTL_TXCLK 0x1400081 542 #define ixPCIE_PERF_COUNT0_TXCLK 0x1400082 543 #define ixPCIE_PERF_COUNT1_TXCLK 0x1400083 544 #define ixPCIE_PERF_CNTL_MST_R_CLK 0x1400084 545 #define ixPCIE_PERF_COUNT0_MST_R_CLK 0x1400085 546 #define ixPCIE_PERF_COUNT1_MST_R_CLK 0x1400086 547 #define ixPCIE_PERF_CNTL_MST_C_CLK 0x1400087 548 #define ixPCIE_PERF_COUNT0_MST_C_CLK 0x1400088 549 #define ixPCIE_PERF_COUNT1_MST_C_CLK 0x1400089 550 #define ixPCIE_PERF_CNTL_SLV_R_CLK 0x140008a 551 #define ixPCIE_PERF_COUNT0_SLV_R_CLK 0x140008b 552 #define ixPCIE_PERF_COUNT1_SLV_R_CLK 0x140008c 553 #define ixPCIE_PERF_CNTL_SLV_S_C_CLK 0x140008d 554 #define ixPCIE_PERF_COUNT0_SLV_S_C_CLK 0x140008e 555 #define ixPCIE_PERF_COUNT1_SLV_S_C_CLK 0x140008f 556 #define ixPCIE_PERF_CNTL_SLV_NS_C_CLK 0x1400090 557 #define ixPCIE_PERF_COUNT0_SLV_NS_C_CLK 0x1400091 558 #define ixPCIE_PERF_COUNT1_SLV_NS_C_CLK 0x1400092 559 #define ixPCIE_PERF_CNTL_EVENT0_PORT_SEL 0x1400093 560 #define ixPCIE_PERF_CNTL_EVENT1_PORT_SEL 0x1400094 561 #define ixPCIE_PERF_CNTL_TXCLK2 0x1400095 562 #define ixPCIE_PERF_COUNT0_TXCLK2 0x1400096 563 #define ixPCIE_PERF_COUNT1_TXCLK2 0x1400097 564 #define ixPCIE_STRAP_F0 0x14000b0 565 #define ixPCIE_STRAP_F1 0x14000b1 566 #define ixPCIE_STRAP_F2 0x14000b2 567 #define ixPCIE_STRAP_F3 0x14000b3 568 #define ixPCIE_STRAP_F4 0x14000b4 569 #define ixPCIE_STRAP_F5 0x14000b5 570 #define ixPCIE_STRAP_F6 0x14000b6 571 #define ixPCIE_STRAP_F7 0x14000b7 572 #define ixPCIE_STRAP_MISC 0x14000c0 573 #define ixPCIE_STRAP_MISC2 0x14000c1 574 #define ixPCIE_STRAP_PI 0x14000c2 575 #define ixPCIE_STRAP_I2C_BD 0x14000c4 576 #define ixPCIE_PRBS_CLR 0x14000c8 577 #define ixPCIE_PRBS_STATUS1 0x14000c9 578 #define ixPCIE_PRBS_STATUS2 0x14000ca 579 #define ixPCIE_PRBS_FREERUN 0x14000cb 580 #define ixPCIE_PRBS_MISC 0x14000cc 581 #define ixPCIE_PRBS_USER_PATTERN 0x14000cd 582 #define ixPCIE_PRBS_LO_BITCNT 0x14000ce 583 #define ixPCIE_PRBS_HI_BITCNT 0x14000cf 584 #define ixPCIE_PRBS_ERRCNT_0 0x14000d0 585 #define ixPCIE_PRBS_ERRCNT_1 0x14000d1 586 #define ixPCIE_PRBS_ERRCNT_2 0x14000d2 587 #define ixPCIE_PRBS_ERRCNT_3 0x14000d3 588 #define ixPCIE_PRBS_ERRCNT_4 0x14000d4 589 #define ixPCIE_PRBS_ERRCNT_5 0x14000d5 590 #define ixPCIE_PRBS_ERRCNT_6 0x14000d6 591 #define ixPCIE_PRBS_ERRCNT_7 0x14000d7 592 #define ixPCIE_PRBS_ERRCNT_8 0x14000d8 593 #define ixPCIE_PRBS_ERRCNT_9 0x14000d9 594 #define ixPCIE_PRBS_ERRCNT_10 0x14000da 595 #define ixPCIE_PRBS_ERRCNT_11 0x14000db 596 #define ixPCIE_PRBS_ERRCNT_12 0x14000dc 597 #define ixPCIE_PRBS_ERRCNT_13 0x14000dd 598 #define ixPCIE_PRBS_ERRCNT_14 0x14000de 599 #define ixPCIE_PRBS_ERRCNT_15 0x14000df 600 #define ixPCIE_F0_DPA_CAP 0x14000e0 601 #define ixPCIE_F0_DPA_LATENCY_INDICATOR 0x14000e4 602 #define ixPCIE_F0_DPA_CNTL 0x14000e5 603 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0 0x14000e7 604 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1 0x14000e8 605 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2 0x14000e9 606 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3 0x14000ea 607 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4 0x14000eb 608 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5 0x14000ec 609 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6 0x14000ed 610 #define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7 0x14000ee 611 #define ixPCIEP_RESERVED 0x10010000 612 #define ixPCIEP_SCRATCH 0x10010001 613 #define ixPCIEP_HW_DEBUG 0x10010002 614 #define ixPCIEP_PORT_CNTL 0x10010010 615 #define ixPCIE_TX_CNTL 0x10010020 616 #define ixPCIE_TX_REQUESTER_ID 0x10010021 617 #define ixPCIE_TX_VENDOR_SPECIFIC 0x10010022 618 #define ixPCIE_TX_REQUEST_NUM_CNTL 0x10010023 619 #define ixPCIE_TX_SEQ 0x10010024 620 #define ixPCIE_TX_REPLAY 0x10010025 621 #define ixPCIE_TX_ACK_LATENCY_LIMIT 0x10010026 622 #define ixPCIE_TX_CREDITS_ADVT_P 0x10010030 623 #define ixPCIE_TX_CREDITS_ADVT_NP 0x10010031 624 #define ixPCIE_TX_CREDITS_ADVT_CPL 0x10010032 625 #define ixPCIE_TX_CREDITS_INIT_P 0x10010033 626 #define ixPCIE_TX_CREDITS_INIT_NP 0x10010034 627 #define ixPCIE_TX_CREDITS_INIT_CPL 0x10010035 628 #define ixPCIE_TX_CREDITS_STATUS 0x10010036 629 #define ixPCIE_TX_CREDITS_FCU_THRESHOLD 0x10010037 630 #define ixPCIE_P_PORT_LANE_STATUS 0x10010050 631 #define ixPCIE_FC_P 0x10010060 632 #define ixPCIE_FC_NP 0x10010061 633 #define ixPCIE_FC_CPL 0x10010062 634 #define ixPCIE_ERR_CNTL 0x1001006a 635 #define ixPCIE_RX_CNTL 0x10010070 636 #define ixPCIE_RX_EXPECTED_SEQNUM 0x10010071 637 #define ixPCIE_RX_VENDOR_SPECIFIC 0x10010072 638 #define ixPCIE_RX_CNTL3 0x10010074 639 #define ixPCIE_RX_CREDITS_ALLOCATED_P 0x10010080 640 #define ixPCIE_RX_CREDITS_ALLOCATED_NP 0x10010081 641 #define ixPCIE_RX_CREDITS_ALLOCATED_CPL 0x10010082 642 #define ixPCIE_LC_CNTL 0x100100a0 643 #define ixPCIE_LC_CNTL2 0x100100b1 644 #define ixPCIE_LC_CNTL3 0x100100b5 645 #define ixPCIE_LC_CNTL4 0x100100b6 646 #define ixPCIE_LC_CNTL5 0x100100b7 647 #define ixPCIE_LC_BW_CHANGE_CNTL 0x100100b2 648 #define ixPCIE_LC_TRAINING_CNTL 0x100100a1 649 #define ixPCIE_LC_LINK_WIDTH_CNTL 0x100100a2 650 #define ixPCIE_LC_N_FTS_CNTL 0x100100a3 651 #define ixPCIE_LC_SPEED_CNTL 0x100100a4 652 #define ixPCIE_LC_CDR_CNTL 0x100100b3 653 #define ixPCIE_LC_LANE_CNTL 0x100100b4 654 #define ixPCIE_LC_FORCE_COEFF 0x100100b8 655 #define ixPCIE_LC_BEST_EQ_SETTINGS 0x100100b9 656 #define ixPCIE_LC_FORCE_EQ_REQ_COEFF 0x100100ba 657 #define ixPCIE_LC_STATE0 0x100100a5 658 #define ixPCIE_LC_STATE1 0x100100a6 659 #define ixPCIE_LC_STATE2 0x100100a7 660 #define ixPCIE_LC_STATE3 0x100100a8 661 #define ixPCIE_LC_STATE4 0x100100a9 662 #define ixPCIE_LC_STATE5 0x100100aa 663 #define ixPCIEP_STRAP_LC 0x100100c0 664 #define ixPCIEP_STRAP_MISC 0x100100c1 665 #define ixPCIEP_BCH_ECC_CNTL 0x100100d0 666 #define mmBIF_RFE_SNOOP_REG 0x27 667 #define mmBIF_RFE_WARMRST_CNTL 0x1459 668 #define mmBIF_RFE_SOFTRST_CNTL 0x1441 669 #define mmBIF_RFE_CLIENT_SOFTRST_TRIGGER 0x1442 670 #define mmBIF_RFE_MASTER_SOFTRST_TRIGGER 0x1443 671 #define mmBIF_PWDN_COMMAND 0x1444 672 #define mmBIF_PWDN_STATUS 0x1445 673 #define mmBIF_RFE_MST_FBU_CMDSTATUS 0x1446 674 #define mmBIF_RFE_MST_RWREG_RFEWGBIF_CMDSTATUS 0x1447 675 #define mmBIF_RFE_MST_BX_CMDSTATUS 0x1448 676 #define mmBIF_RFE_MST_TMOUT_STATUS 0x144b 677 #define mmBIF_RFE_MMCFG_CNTL 0x144c 678 #define ixBIF_CLOCKS_BITS_IND 0x1301489 679 #define ixBIF_LNCNT_RESET_IND 0x1301488 680 #define ixLNCNT_CONTROL_IND 0x1301487 681 #define ixNEW_REFCLKB_TIMER_IND 0x1301485 682 #define ixNEW_REFCLKB_TIMER_1_IND 0x1301484 683 #define ixBIF_CLK_PDWN_DELAY_TIMER_IND 0x1301483 684 #define ixBIF_RESET_EN_IND 0x1301482 685 #define ixBIF_PIF_TXCLK_SWITCH_TIMER_IND 0x1301481 686 #define ixBIF_BACO_MSIC_IND 0x1301480 687 #define ixBIF_RESET_CNTL_IND 0x1301486 688 #define ixBIF_RFE_CNTL_MISC_IND 0x130148c 689 #define ixBIF_MEM_PG_CNTL_IND 0x130148a 690 #define mmNB_GBIF_INDEX 0x34 691 #define mmNB_GBIF_DATA 0x35 692 #define mmBIF_CLOCKS_BITS 0x1489 693 #define mmBIF_LNCNT_RESET 0x1488 694 #define mmLNCNT_CONTROL 0x1487 695 #define mmNEW_REFCLKB_TIMER 0x1485 696 #define mmNEW_REFCLKB_TIMER_1 0x1484 697 #define mmBIF_CLK_PDWN_DELAY_TIMER 0x1483 698 #define mmBIF_RESET_EN 0x1482 699 #define mmBIF_PIF_TXCLK_SWITCH_TIMER 0x1481 700 #define mmBIF_BACO_MSIC 0x1480 701 #define mmBIF_RESET_CNTL 0x1486 702 #define mmBIF_RFE_CNTL_MISC 0x148c 703 #define mmBIF_MEM_PG_CNTL 0x148a 704 #define mmC_PCIE_P_INDEX 0x38 705 #define mmC_PCIE_P_DATA 0x39 706 #define ixD2F1_PCIE_PORT_INDEX 0x2000038 707 #define ixD2F1_PCIE_PORT_DATA 0x2000039 708 #define ixD2F1_PCIEP_RESERVED 0x0 709 #define ixD2F1_PCIEP_SCRATCH 0x1 710 #define ixD2F1_PCIEP_HW_DEBUG 0x2 711 #define ixD2F1_PCIEP_PORT_CNTL 0x10 712 #define ixD2F1_PCIE_TX_CNTL 0x20 713 #define ixD2F1_PCIE_TX_REQUESTER_ID 0x21 714 #define ixD2F1_PCIE_TX_VENDOR_SPECIFIC 0x22 715 #define ixD2F1_PCIE_TX_REQUEST_NUM_CNTL 0x23 716 #define ixD2F1_PCIE_TX_SEQ 0x24 717 #define ixD2F1_PCIE_TX_REPLAY 0x25 718 #define ixD2F1_PCIE_TX_ACK_LATENCY_LIMIT 0x26 719 #define ixD2F1_PCIE_TX_CREDITS_ADVT_P 0x30 720 #define ixD2F1_PCIE_TX_CREDITS_ADVT_NP 0x31 721 #define ixD2F1_PCIE_TX_CREDITS_ADVT_CPL 0x32 722 #define ixD2F1_PCIE_TX_CREDITS_INIT_P 0x33 723 #define ixD2F1_PCIE_TX_CREDITS_INIT_NP 0x34 724 #define ixD2F1_PCIE_TX_CREDITS_INIT_CPL 0x35 725 #define ixD2F1_PCIE_TX_CREDITS_STATUS 0x36 726 #define ixD2F1_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 727 #define ixD2F1_PCIE_P_PORT_LANE_STATUS 0x50 728 #define ixD2F1_PCIE_FC_P 0x60 729 #define ixD2F1_PCIE_FC_NP 0x61 730 #define ixD2F1_PCIE_FC_CPL 0x62 731 #define ixD2F1_PCIE_ERR_CNTL 0x6a 732 #define ixD2F1_PCIE_RX_CNTL 0x70 733 #define ixD2F1_PCIE_RX_EXPECTED_SEQNUM 0x71 734 #define ixD2F1_PCIE_RX_VENDOR_SPECIFIC 0x72 735 #define ixD2F1_PCIE_RX_CNTL3 0x74 736 #define ixD2F1_PCIE_RX_CREDITS_ALLOCATED_P 0x80 737 #define ixD2F1_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 738 #define ixD2F1_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 739 #define ixD2F1_PCIEP_ERROR_INJECT_PHYSICAL 0x83 740 #define ixD2F1_PCIEP_ERROR_INJECT_TRANSACTION 0x84 741 #define ixD2F1_PCIE_LC_CNTL 0xa0 742 #define ixD2F1_PCIE_LC_CNTL2 0xb1 743 #define ixD2F1_PCIE_LC_CNTL3 0xb5 744 #define ixD2F1_PCIE_LC_CNTL4 0xb6 745 #define ixD2F1_PCIE_LC_CNTL5 0xb7 746 #define ixD2F1_PCIE_LC_CNTL6 0xbb 747 #define ixD2F1_PCIE_LC_BW_CHANGE_CNTL 0xb2 748 #define ixD2F1_PCIE_LC_TRAINING_CNTL 0xa1 749 #define ixD2F1_PCIE_LC_LINK_WIDTH_CNTL 0xa2 750 #define ixD2F1_PCIE_LC_N_FTS_CNTL 0xa3 751 #define ixD2F1_PCIE_LC_SPEED_CNTL 0xa4 752 #define ixD2F1_PCIE_LC_CDR_CNTL 0xb3 753 #define ixD2F1_PCIE_LC_LANE_CNTL 0xb4 754 #define ixD2F1_PCIE_LC_FORCE_COEFF 0xb8 755 #define ixD2F1_PCIE_LC_BEST_EQ_SETTINGS 0xb9 756 #define ixD2F1_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 757 #define ixD2F1_PCIE_LC_STATE0 0xa5 758 #define ixD2F1_PCIE_LC_STATE1 0xa6 759 #define ixD2F1_PCIE_LC_STATE2 0xa7 760 #define ixD2F1_PCIE_LC_STATE3 0xa8 761 #define ixD2F1_PCIE_LC_STATE4 0xa9 762 #define ixD2F1_PCIE_LC_STATE5 0xaa 763 #define ixD2F1_PCIEP_STRAP_LC 0xc0 764 #define ixD2F1_PCIEP_STRAP_MISC 0xc1 765 #define ixD2F1_PCIEP_BCH_ECC_CNTL 0xd0 766 #define ixD2F1_PCIEP_HPGI_PRIVATE 0xd2 767 #define ixD2F1_PCIEP_HPGI 0xda 768 #define ixD2F1_VENDOR_ID 0x2000000 769 #define ixD2F1_DEVICE_ID 0x2000000 770 #define ixD2F1_COMMAND 0x2000001 771 #define ixD2F1_STATUS 0x2000001 772 #define ixD2F1_REVISION_ID 0x2000002 773 #define ixD2F1_PROG_INTERFACE 0x2000002 774 #define ixD2F1_SUB_CLASS 0x2000002 775 #define ixD2F1_BASE_CLASS 0x2000002 776 #define ixD2F1_CACHE_LINE 0x2000003 777 #define ixD2F1_LATENCY 0x2000003 778 #define ixD2F1_HEADER 0x2000003 779 #define ixD2F1_BIST 0x2000003 780 #define ixD2F1_SUB_BUS_NUMBER_LATENCY 0x2000006 781 #define ixD2F1_IO_BASE_LIMIT 0x2000007 782 #define ixD2F1_SECONDARY_STATUS 0x2000007 783 #define ixD2F1_MEM_BASE_LIMIT 0x2000008 784 #define ixD2F1_PREF_BASE_LIMIT 0x2000009 785 #define ixD2F1_PREF_BASE_UPPER 0x200000a 786 #define ixD2F1_PREF_LIMIT_UPPER 0x200000b 787 #define ixD2F1_IO_BASE_LIMIT_HI 0x200000c 788 #define ixD2F1_IRQ_BRIDGE_CNTL 0x200000f 789 #define ixD2F1_CAP_PTR 0x200000d 790 #define ixD2F1_INTERRUPT_LINE 0x200000f 791 #define ixD2F1_INTERRUPT_PIN 0x200000f 792 #define ixD2F1_EXT_BRIDGE_CNTL 0x2000010 793 #define ixD2F1_PMI_CAP_LIST 0x2000014 794 #define ixD2F1_PMI_CAP 0x2000014 795 #define ixD2F1_PMI_STATUS_CNTL 0x2000015 796 #define ixD2F1_PCIE_CAP_LIST 0x2000016 797 #define ixD2F1_PCIE_CAP 0x2000016 798 #define ixD2F1_DEVICE_CAP 0x2000017 799 #define ixD2F1_DEVICE_CNTL 0x2000018 800 #define ixD2F1_DEVICE_STATUS 0x2000018 801 #define ixD2F1_LINK_CAP 0x2000019 802 #define ixD2F1_LINK_CNTL 0x200001a 803 #define ixD2F1_LINK_STATUS 0x200001a 804 #define ixD2F1_SLOT_CAP 0x200001b 805 #define ixD2F1_SLOT_CNTL 0x200001c 806 #define ixD2F1_SLOT_STATUS 0x200001c 807 #define ixD2F1_ROOT_CNTL 0x200001d 808 #define ixD2F1_ROOT_CAP 0x200001d 809 #define ixD2F1_ROOT_STATUS 0x200001e 810 #define ixD2F1_DEVICE_CAP2 0x200001f 811 #define ixD2F1_DEVICE_CNTL2 0x2000020 812 #define ixD2F1_DEVICE_STATUS2 0x2000020 813 #define ixD2F1_LINK_CAP2 0x2000021 814 #define ixD2F1_LINK_CNTL2 0x2000022 815 #define ixD2F1_LINK_STATUS2 0x2000022 816 #define ixD2F1_SLOT_CAP2 0x2000023 817 #define ixD2F1_SLOT_CNTL2 0x2000024 818 #define ixD2F1_SLOT_STATUS2 0x2000024 819 #define ixD2F1_MSI_CAP_LIST 0x2000028 820 #define ixD2F1_MSI_MSG_CNTL 0x2000028 821 #define ixD2F1_MSI_MSG_ADDR_LO 0x2000029 822 #define ixD2F1_MSI_MSG_ADDR_HI 0x200002a 823 #define ixD2F1_MSI_MSG_DATA_64 0x200002b 824 #define ixD2F1_MSI_MSG_DATA 0x200002a 825 #define ixD2F1_SSID_CAP_LIST 0x2000030 826 #define ixD2F1_SSID_CAP 0x2000031 827 #define ixD2F1_MSI_MAP_CAP_LIST 0x2000032 828 #define ixD2F1_MSI_MAP_CAP 0x2000032 829 #define ixD2F1_MSI_MAP_ADDR_LO 0x2000033 830 #define ixD2F1_MSI_MAP_ADDR_HI 0x2000034 831 #define ixD2F1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x2000040 832 #define ixD2F1_PCIE_VENDOR_SPECIFIC_HDR 0x2000041 833 #define ixD2F1_PCIE_VENDOR_SPECIFIC1 0x2000042 834 #define ixD2F1_PCIE_VENDOR_SPECIFIC2 0x2000043 835 #define ixD2F1_PCIE_VC_ENH_CAP_LIST 0x2000044 836 #define ixD2F1_PCIE_PORT_VC_CAP_REG1 0x2000045 837 #define ixD2F1_PCIE_PORT_VC_CAP_REG2 0x2000046 838 #define ixD2F1_PCIE_PORT_VC_CNTL 0x2000047 839 #define ixD2F1_PCIE_PORT_VC_STATUS 0x2000047 840 #define ixD2F1_PCIE_VC0_RESOURCE_CAP 0x2000048 841 #define ixD2F1_PCIE_VC0_RESOURCE_CNTL 0x2000049 842 #define ixD2F1_PCIE_VC0_RESOURCE_STATUS 0x200004a 843 #define ixD2F1_PCIE_VC1_RESOURCE_CAP 0x200004b 844 #define ixD2F1_PCIE_VC1_RESOURCE_CNTL 0x200004c 845 #define ixD2F1_PCIE_VC1_RESOURCE_STATUS 0x200004d 846 #define ixD2F1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x2000050 847 #define ixD2F1_PCIE_DEV_SERIAL_NUM_DW1 0x2000051 848 #define ixD2F1_PCIE_DEV_SERIAL_NUM_DW2 0x2000052 849 #define ixD2F1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x2000054 850 #define ixD2F1_PCIE_UNCORR_ERR_STATUS 0x2000055 851 #define ixD2F1_PCIE_UNCORR_ERR_MASK 0x2000056 852 #define ixD2F1_PCIE_UNCORR_ERR_SEVERITY 0x2000057 853 #define ixD2F1_PCIE_CORR_ERR_STATUS 0x2000058 854 #define ixD2F1_PCIE_CORR_ERR_MASK 0x2000059 855 #define ixD2F1_PCIE_ADV_ERR_CAP_CNTL 0x200005a 856 #define ixD2F1_PCIE_HDR_LOG0 0x200005b 857 #define ixD2F1_PCIE_HDR_LOG1 0x200005c 858 #define ixD2F1_PCIE_HDR_LOG2 0x200005d 859 #define ixD2F1_PCIE_HDR_LOG3 0x200005e 860 #define ixD2F1_PCIE_ROOT_ERR_CMD 0x200005f 861 #define ixD2F1_PCIE_ROOT_ERR_STATUS 0x2000060 862 #define ixD2F1_PCIE_ERR_SRC_ID 0x2000061 863 #define ixD2F1_PCIE_TLP_PREFIX_LOG0 0x2000062 864 #define ixD2F1_PCIE_TLP_PREFIX_LOG1 0x2000063 865 #define ixD2F1_PCIE_TLP_PREFIX_LOG2 0x2000064 866 #define ixD2F1_PCIE_TLP_PREFIX_LOG3 0x2000065 867 #define ixD2F1_PCIE_SECONDARY_ENH_CAP_LIST 0x200009c 868 #define ixD2F1_PCIE_LINK_CNTL3 0x200009d 869 #define ixD2F1_PCIE_LANE_ERROR_STATUS 0x200009e 870 #define ixD2F1_PCIE_LANE_0_EQUALIZATION_CNTL 0x200009f 871 #define ixD2F1_PCIE_LANE_1_EQUALIZATION_CNTL 0x200009f 872 #define ixD2F1_PCIE_LANE_2_EQUALIZATION_CNTL 0x20000a0 873 #define ixD2F1_PCIE_LANE_3_EQUALIZATION_CNTL 0x20000a0 874 #define ixD2F1_PCIE_LANE_4_EQUALIZATION_CNTL 0x20000a1 875 #define ixD2F1_PCIE_LANE_5_EQUALIZATION_CNTL 0x20000a1 876 #define ixD2F1_PCIE_LANE_6_EQUALIZATION_CNTL 0x20000a2 877 #define ixD2F1_PCIE_LANE_7_EQUALIZATION_CNTL 0x20000a2 878 #define ixD2F1_PCIE_LANE_8_EQUALIZATION_CNTL 0x20000a3 879 #define ixD2F1_PCIE_LANE_9_EQUALIZATION_CNTL 0x20000a3 880 #define ixD2F1_PCIE_LANE_10_EQUALIZATION_CNTL 0x20000a4 881 #define ixD2F1_PCIE_LANE_11_EQUALIZATION_CNTL 0x20000a4 882 #define ixD2F1_PCIE_LANE_12_EQUALIZATION_CNTL 0x20000a5 883 #define ixD2F1_PCIE_LANE_13_EQUALIZATION_CNTL 0x20000a5 884 #define ixD2F1_PCIE_LANE_14_EQUALIZATION_CNTL 0x20000a6 885 #define ixD2F1_PCIE_LANE_15_EQUALIZATION_CNTL 0x20000a6 886 #define ixD2F1_PCIE_ACS_ENH_CAP_LIST 0x20000a8 887 #define ixD2F1_PCIE_ACS_CAP 0x20000a9 888 #define ixD2F1_PCIE_ACS_CNTL 0x20000a9 889 #define ixD2F1_PCIE_MC_ENH_CAP_LIST 0x20000bc 890 #define ixD2F1_PCIE_MC_CAP 0x20000bd 891 #define ixD2F1_PCIE_MC_CNTL 0x20000bd 892 #define ixD2F1_PCIE_MC_ADDR0 0x20000be 893 #define ixD2F1_PCIE_MC_ADDR1 0x20000bf 894 #define ixD2F1_PCIE_MC_RCV0 0x20000c0 895 #define ixD2F1_PCIE_MC_RCV1 0x20000c1 896 #define ixD2F1_PCIE_MC_BLOCK_ALL0 0x20000c2 897 #define ixD2F1_PCIE_MC_BLOCK_ALL1 0x20000c3 898 #define ixD2F1_PCIE_MC_BLOCK_UNTRANSLATED_0 0x20000c4 899 #define ixD2F1_PCIE_MC_BLOCK_UNTRANSLATED_1 0x20000c5 900 #define ixD2F1_PCIE_MC_OVERLAY_BAR0 0x20000c6 901 #define ixD2F1_PCIE_MC_OVERLAY_BAR1 0x20000c7 902 #define ixD2F2_PCIE_PORT_INDEX 0x3000038 903 #define ixD2F2_PCIE_PORT_DATA 0x3000039 904 #define ixD2F2_PCIEP_RESERVED 0x0 905 #define ixD2F2_PCIEP_SCRATCH 0x1 906 #define ixD2F2_PCIEP_HW_DEBUG 0x2 907 #define ixD2F2_PCIEP_PORT_CNTL 0x10 908 #define ixD2F2_PCIE_TX_CNTL 0x20 909 #define ixD2F2_PCIE_TX_REQUESTER_ID 0x21 910 #define ixD2F2_PCIE_TX_VENDOR_SPECIFIC 0x22 911 #define ixD2F2_PCIE_TX_REQUEST_NUM_CNTL 0x23 912 #define ixD2F2_PCIE_TX_SEQ 0x24 913 #define ixD2F2_PCIE_TX_REPLAY 0x25 914 #define ixD2F2_PCIE_TX_ACK_LATENCY_LIMIT 0x26 915 #define ixD2F2_PCIE_TX_CREDITS_ADVT_P 0x30 916 #define ixD2F2_PCIE_TX_CREDITS_ADVT_NP 0x31 917 #define ixD2F2_PCIE_TX_CREDITS_ADVT_CPL 0x32 918 #define ixD2F2_PCIE_TX_CREDITS_INIT_P 0x33 919 #define ixD2F2_PCIE_TX_CREDITS_INIT_NP 0x34 920 #define ixD2F2_PCIE_TX_CREDITS_INIT_CPL 0x35 921 #define ixD2F2_PCIE_TX_CREDITS_STATUS 0x36 922 #define ixD2F2_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 923 #define ixD2F2_PCIE_P_PORT_LANE_STATUS 0x50 924 #define ixD2F2_PCIE_FC_P 0x60 925 #define ixD2F2_PCIE_FC_NP 0x61 926 #define ixD2F2_PCIE_FC_CPL 0x62 927 #define ixD2F2_PCIE_ERR_CNTL 0x6a 928 #define ixD2F2_PCIE_RX_CNTL 0x70 929 #define ixD2F2_PCIE_RX_EXPECTED_SEQNUM 0x71 930 #define ixD2F2_PCIE_RX_VENDOR_SPECIFIC 0x72 931 #define ixD2F2_PCIE_RX_CNTL3 0x74 932 #define ixD2F2_PCIE_RX_CREDITS_ALLOCATED_P 0x80 933 #define ixD2F2_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 934 #define ixD2F2_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 935 #define ixD2F2_PCIEP_ERROR_INJECT_PHYSICAL 0x83 936 #define ixD2F2_PCIEP_ERROR_INJECT_TRANSACTION 0x84 937 #define ixD2F2_PCIE_LC_CNTL 0xa0 938 #define ixD2F2_PCIE_LC_CNTL2 0xb1 939 #define ixD2F2_PCIE_LC_CNTL3 0xb5 940 #define ixD2F2_PCIE_LC_CNTL4 0xb6 941 #define ixD2F2_PCIE_LC_CNTL5 0xb7 942 #define ixD2F2_PCIE_LC_CNTL6 0xbb 943 #define ixD2F2_PCIE_LC_BW_CHANGE_CNTL 0xb2 944 #define ixD2F2_PCIE_LC_TRAINING_CNTL 0xa1 945 #define ixD2F2_PCIE_LC_LINK_WIDTH_CNTL 0xa2 946 #define ixD2F2_PCIE_LC_N_FTS_CNTL 0xa3 947 #define ixD2F2_PCIE_LC_SPEED_CNTL 0xa4 948 #define ixD2F2_PCIE_LC_CDR_CNTL 0xb3 949 #define ixD2F2_PCIE_LC_LANE_CNTL 0xb4 950 #define ixD2F2_PCIE_LC_FORCE_COEFF 0xb8 951 #define ixD2F2_PCIE_LC_BEST_EQ_SETTINGS 0xb9 952 #define ixD2F2_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 953 #define ixD2F2_PCIE_LC_STATE0 0xa5 954 #define ixD2F2_PCIE_LC_STATE1 0xa6 955 #define ixD2F2_PCIE_LC_STATE2 0xa7 956 #define ixD2F2_PCIE_LC_STATE3 0xa8 957 #define ixD2F2_PCIE_LC_STATE4 0xa9 958 #define ixD2F2_PCIE_LC_STATE5 0xaa 959 #define ixD2F2_PCIEP_STRAP_LC 0xc0 960 #define ixD2F2_PCIEP_STRAP_MISC 0xc1 961 #define ixD2F2_PCIEP_BCH_ECC_CNTL 0xd0 962 #define ixD2F2_PCIEP_HPGI_PRIVATE 0xd2 963 #define ixD2F2_PCIEP_HPGI 0xda 964 #define ixD2F2_VENDOR_ID 0x3000000 965 #define ixD2F2_DEVICE_ID 0x3000000 966 #define ixD2F2_COMMAND 0x3000001 967 #define ixD2F2_STATUS 0x3000001 968 #define ixD2F2_REVISION_ID 0x3000002 969 #define ixD2F2_PROG_INTERFACE 0x3000002 970 #define ixD2F2_SUB_CLASS 0x3000002 971 #define ixD2F2_BASE_CLASS 0x3000002 972 #define ixD2F2_CACHE_LINE 0x3000003 973 #define ixD2F2_LATENCY 0x3000003 974 #define ixD2F2_HEADER 0x3000003 975 #define ixD2F2_BIST 0x3000003 976 #define ixD2F2_SUB_BUS_NUMBER_LATENCY 0x3000006 977 #define ixD2F2_IO_BASE_LIMIT 0x3000007 978 #define ixD2F2_SECONDARY_STATUS 0x3000007 979 #define ixD2F2_MEM_BASE_LIMIT 0x3000008 980 #define ixD2F2_PREF_BASE_LIMIT 0x3000009 981 #define ixD2F2_PREF_BASE_UPPER 0x300000a 982 #define ixD2F2_PREF_LIMIT_UPPER 0x300000b 983 #define ixD2F2_IO_BASE_LIMIT_HI 0x300000c 984 #define ixD2F2_IRQ_BRIDGE_CNTL 0x300000f 985 #define ixD2F2_CAP_PTR 0x300000d 986 #define ixD2F2_INTERRUPT_LINE 0x300000f 987 #define ixD2F2_INTERRUPT_PIN 0x300000f 988 #define ixD2F2_EXT_BRIDGE_CNTL 0x3000010 989 #define ixD2F2_PMI_CAP_LIST 0x3000014 990 #define ixD2F2_PMI_CAP 0x3000014 991 #define ixD2F2_PMI_STATUS_CNTL 0x3000015 992 #define ixD2F2_PCIE_CAP_LIST 0x3000016 993 #define ixD2F2_PCIE_CAP 0x3000016 994 #define ixD2F2_DEVICE_CAP 0x3000017 995 #define ixD2F2_DEVICE_CNTL 0x3000018 996 #define ixD2F2_DEVICE_STATUS 0x3000018 997 #define ixD2F2_LINK_CAP 0x3000019 998 #define ixD2F2_LINK_CNTL 0x300001a 999 #define ixD2F2_LINK_STATUS 0x300001a 1000 #define ixD2F2_SLOT_CAP 0x300001b 1001 #define ixD2F2_SLOT_CNTL 0x300001c 1002 #define ixD2F2_SLOT_STATUS 0x300001c 1003 #define ixD2F2_ROOT_CNTL 0x300001d 1004 #define ixD2F2_ROOT_CAP 0x300001d 1005 #define ixD2F2_ROOT_STATUS 0x300001e 1006 #define ixD2F2_DEVICE_CAP2 0x300001f 1007 #define ixD2F2_DEVICE_CNTL2 0x3000020 1008 #define ixD2F2_DEVICE_STATUS2 0x3000020 1009 #define ixD2F2_LINK_CAP2 0x3000021 1010 #define ixD2F2_LINK_CNTL2 0x3000022 1011 #define ixD2F2_LINK_STATUS2 0x3000022 1012 #define ixD2F2_SLOT_CAP2 0x3000023 1013 #define ixD2F2_SLOT_CNTL2 0x3000024 1014 #define ixD2F2_SLOT_STATUS2 0x3000024 1015 #define ixD2F2_MSI_CAP_LIST 0x3000028 1016 #define ixD2F2_MSI_MSG_CNTL 0x3000028 1017 #define ixD2F2_MSI_MSG_ADDR_LO 0x3000029 1018 #define ixD2F2_MSI_MSG_ADDR_HI 0x300002a 1019 #define ixD2F2_MSI_MSG_DATA_64 0x300002b 1020 #define ixD2F2_MSI_MSG_DATA 0x300002a 1021 #define ixD2F2_SSID_CAP_LIST 0x3000030 1022 #define ixD2F2_SSID_CAP 0x3000031 1023 #define ixD2F2_MSI_MAP_CAP_LIST 0x3000032 1024 #define ixD2F2_MSI_MAP_CAP 0x3000032 1025 #define ixD2F2_MSI_MAP_ADDR_LO 0x3000033 1026 #define ixD2F2_MSI_MAP_ADDR_HI 0x3000034 1027 #define ixD2F2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x3000040 1028 #define ixD2F2_PCIE_VENDOR_SPECIFIC_HDR 0x3000041 1029 #define ixD2F2_PCIE_VENDOR_SPECIFIC1 0x3000042 1030 #define ixD2F2_PCIE_VENDOR_SPECIFIC2 0x3000043 1031 #define ixD2F2_PCIE_VC_ENH_CAP_LIST 0x3000044 1032 #define ixD2F2_PCIE_PORT_VC_CAP_REG1 0x3000045 1033 #define ixD2F2_PCIE_PORT_VC_CAP_REG2 0x3000046 1034 #define ixD2F2_PCIE_PORT_VC_CNTL 0x3000047 1035 #define ixD2F2_PCIE_PORT_VC_STATUS 0x3000047 1036 #define ixD2F2_PCIE_VC0_RESOURCE_CAP 0x3000048 1037 #define ixD2F2_PCIE_VC0_RESOURCE_CNTL 0x3000049 1038 #define ixD2F2_PCIE_VC0_RESOURCE_STATUS 0x300004a 1039 #define ixD2F2_PCIE_VC1_RESOURCE_CAP 0x300004b 1040 #define ixD2F2_PCIE_VC1_RESOURCE_CNTL 0x300004c 1041 #define ixD2F2_PCIE_VC1_RESOURCE_STATUS 0x300004d 1042 #define ixD2F2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x3000050 1043 #define ixD2F2_PCIE_DEV_SERIAL_NUM_DW1 0x3000051 1044 #define ixD2F2_PCIE_DEV_SERIAL_NUM_DW2 0x3000052 1045 #define ixD2F2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x3000054 1046 #define ixD2F2_PCIE_UNCORR_ERR_STATUS 0x3000055 1047 #define ixD2F2_PCIE_UNCORR_ERR_MASK 0x3000056 1048 #define ixD2F2_PCIE_UNCORR_ERR_SEVERITY 0x3000057 1049 #define ixD2F2_PCIE_CORR_ERR_STATUS 0x3000058 1050 #define ixD2F2_PCIE_CORR_ERR_MASK 0x3000059 1051 #define ixD2F2_PCIE_ADV_ERR_CAP_CNTL 0x300005a 1052 #define ixD2F2_PCIE_HDR_LOG0 0x300005b 1053 #define ixD2F2_PCIE_HDR_LOG1 0x300005c 1054 #define ixD2F2_PCIE_HDR_LOG2 0x300005d 1055 #define ixD2F2_PCIE_HDR_LOG3 0x300005e 1056 #define ixD2F2_PCIE_ROOT_ERR_CMD 0x300005f 1057 #define ixD2F2_PCIE_ROOT_ERR_STATUS 0x3000060 1058 #define ixD2F2_PCIE_ERR_SRC_ID 0x3000061 1059 #define ixD2F2_PCIE_TLP_PREFIX_LOG0 0x3000062 1060 #define ixD2F2_PCIE_TLP_PREFIX_LOG1 0x3000063 1061 #define ixD2F2_PCIE_TLP_PREFIX_LOG2 0x3000064 1062 #define ixD2F2_PCIE_TLP_PREFIX_LOG3 0x3000065 1063 #define ixD2F2_PCIE_SECONDARY_ENH_CAP_LIST 0x300009c 1064 #define ixD2F2_PCIE_LINK_CNTL3 0x300009d 1065 #define ixD2F2_PCIE_LANE_ERROR_STATUS 0x300009e 1066 #define ixD2F2_PCIE_LANE_0_EQUALIZATION_CNTL 0x300009f 1067 #define ixD2F2_PCIE_LANE_1_EQUALIZATION_CNTL 0x300009f 1068 #define ixD2F2_PCIE_LANE_2_EQUALIZATION_CNTL 0x30000a0 1069 #define ixD2F2_PCIE_LANE_3_EQUALIZATION_CNTL 0x30000a0 1070 #define ixD2F2_PCIE_LANE_4_EQUALIZATION_CNTL 0x30000a1 1071 #define ixD2F2_PCIE_LANE_5_EQUALIZATION_CNTL 0x30000a1 1072 #define ixD2F2_PCIE_LANE_6_EQUALIZATION_CNTL 0x30000a2 1073 #define ixD2F2_PCIE_LANE_7_EQUALIZATION_CNTL 0x30000a2 1074 #define ixD2F2_PCIE_LANE_8_EQUALIZATION_CNTL 0x30000a3 1075 #define ixD2F2_PCIE_LANE_9_EQUALIZATION_CNTL 0x30000a3 1076 #define ixD2F2_PCIE_LANE_10_EQUALIZATION_CNTL 0x30000a4 1077 #define ixD2F2_PCIE_LANE_11_EQUALIZATION_CNTL 0x30000a4 1078 #define ixD2F2_PCIE_LANE_12_EQUALIZATION_CNTL 0x30000a5 1079 #define ixD2F2_PCIE_LANE_13_EQUALIZATION_CNTL 0x30000a5 1080 #define ixD2F2_PCIE_LANE_14_EQUALIZATION_CNTL 0x30000a6 1081 #define ixD2F2_PCIE_LANE_15_EQUALIZATION_CNTL 0x30000a6 1082 #define ixD2F2_PCIE_ACS_ENH_CAP_LIST 0x30000a8 1083 #define ixD2F2_PCIE_ACS_CAP 0x30000a9 1084 #define ixD2F2_PCIE_ACS_CNTL 0x30000a9 1085 #define ixD2F2_PCIE_MC_ENH_CAP_LIST 0x30000bc 1086 #define ixD2F2_PCIE_MC_CAP 0x30000bd 1087 #define ixD2F2_PCIE_MC_CNTL 0x30000bd 1088 #define ixD2F2_PCIE_MC_ADDR0 0x30000be 1089 #define ixD2F2_PCIE_MC_ADDR1 0x30000bf 1090 #define ixD2F2_PCIE_MC_RCV0 0x30000c0 1091 #define ixD2F2_PCIE_MC_RCV1 0x30000c1 1092 #define ixD2F2_PCIE_MC_BLOCK_ALL0 0x30000c2 1093 #define ixD2F2_PCIE_MC_BLOCK_ALL1 0x30000c3 1094 #define ixD2F2_PCIE_MC_BLOCK_UNTRANSLATED_0 0x30000c4 1095 #define ixD2F2_PCIE_MC_BLOCK_UNTRANSLATED_1 0x30000c5 1096 #define ixD2F2_PCIE_MC_OVERLAY_BAR0 0x30000c6 1097 #define ixD2F2_PCIE_MC_OVERLAY_BAR1 0x30000c7 1098 #define ixD2F3_PCIE_PORT_INDEX 0x4000038 1099 #define ixD2F3_PCIE_PORT_DATA 0x4000039 1100 #define ixD2F3_PCIEP_RESERVED 0x0 1101 #define ixD2F3_PCIEP_SCRATCH 0x1 1102 #define ixD2F3_PCIEP_HW_DEBUG 0x2 1103 #define ixD2F3_PCIEP_PORT_CNTL 0x10 1104 #define ixD2F3_PCIE_TX_CNTL 0x20 1105 #define ixD2F3_PCIE_TX_REQUESTER_ID 0x21 1106 #define ixD2F3_PCIE_TX_VENDOR_SPECIFIC 0x22 1107 #define ixD2F3_PCIE_TX_REQUEST_NUM_CNTL 0x23 1108 #define ixD2F3_PCIE_TX_SEQ 0x24 1109 #define ixD2F3_PCIE_TX_REPLAY 0x25 1110 #define ixD2F3_PCIE_TX_ACK_LATENCY_LIMIT 0x26 1111 #define ixD2F3_PCIE_TX_CREDITS_ADVT_P 0x30 1112 #define ixD2F3_PCIE_TX_CREDITS_ADVT_NP 0x31 1113 #define ixD2F3_PCIE_TX_CREDITS_ADVT_CPL 0x32 1114 #define ixD2F3_PCIE_TX_CREDITS_INIT_P 0x33 1115 #define ixD2F3_PCIE_TX_CREDITS_INIT_NP 0x34 1116 #define ixD2F3_PCIE_TX_CREDITS_INIT_CPL 0x35 1117 #define ixD2F3_PCIE_TX_CREDITS_STATUS 0x36 1118 #define ixD2F3_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 1119 #define ixD2F3_PCIE_P_PORT_LANE_STATUS 0x50 1120 #define ixD2F3_PCIE_FC_P 0x60 1121 #define ixD2F3_PCIE_FC_NP 0x61 1122 #define ixD2F3_PCIE_FC_CPL 0x62 1123 #define ixD2F3_PCIE_ERR_CNTL 0x6a 1124 #define ixD2F3_PCIE_RX_CNTL 0x70 1125 #define ixD2F3_PCIE_RX_EXPECTED_SEQNUM 0x71 1126 #define ixD2F3_PCIE_RX_VENDOR_SPECIFIC 0x72 1127 #define ixD2F3_PCIE_RX_CNTL3 0x74 1128 #define ixD2F3_PCIE_RX_CREDITS_ALLOCATED_P 0x80 1129 #define ixD2F3_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 1130 #define ixD2F3_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 1131 #define ixD2F3_PCIEP_ERROR_INJECT_PHYSICAL 0x83 1132 #define ixD2F3_PCIEP_ERROR_INJECT_TRANSACTION 0x84 1133 #define ixD2F3_PCIE_LC_CNTL 0xa0 1134 #define ixD2F3_PCIE_LC_CNTL2 0xb1 1135 #define ixD2F3_PCIE_LC_CNTL3 0xb5 1136 #define ixD2F3_PCIE_LC_CNTL4 0xb6 1137 #define ixD2F3_PCIE_LC_CNTL5 0xb7 1138 #define ixD2F3_PCIE_LC_CNTL6 0xbb 1139 #define ixD2F3_PCIE_LC_BW_CHANGE_CNTL 0xb2 1140 #define ixD2F3_PCIE_LC_TRAINING_CNTL 0xa1 1141 #define ixD2F3_PCIE_LC_LINK_WIDTH_CNTL 0xa2 1142 #define ixD2F3_PCIE_LC_N_FTS_CNTL 0xa3 1143 #define ixD2F3_PCIE_LC_SPEED_CNTL 0xa4 1144 #define ixD2F3_PCIE_LC_CDR_CNTL 0xb3 1145 #define ixD2F3_PCIE_LC_LANE_CNTL 0xb4 1146 #define ixD2F3_PCIE_LC_FORCE_COEFF 0xb8 1147 #define ixD2F3_PCIE_LC_BEST_EQ_SETTINGS 0xb9 1148 #define ixD2F3_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 1149 #define ixD2F3_PCIE_LC_STATE0 0xa5 1150 #define ixD2F3_PCIE_LC_STATE1 0xa6 1151 #define ixD2F3_PCIE_LC_STATE2 0xa7 1152 #define ixD2F3_PCIE_LC_STATE3 0xa8 1153 #define ixD2F3_PCIE_LC_STATE4 0xa9 1154 #define ixD2F3_PCIE_LC_STATE5 0xaa 1155 #define ixD2F3_PCIEP_STRAP_LC 0xc0 1156 #define ixD2F3_PCIEP_STRAP_MISC 0xc1 1157 #define ixD2F3_PCIEP_BCH_ECC_CNTL 0xd0 1158 #define ixD2F3_PCIEP_HPGI_PRIVATE 0xd2 1159 #define ixD2F3_PCIEP_HPGI 0xda 1160 #define ixD2F3_VENDOR_ID 0x4000000 1161 #define ixD2F3_DEVICE_ID 0x4000000 1162 #define ixD2F3_COMMAND 0x4000001 1163 #define ixD2F3_STATUS 0x4000001 1164 #define ixD2F3_REVISION_ID 0x4000002 1165 #define ixD2F3_PROG_INTERFACE 0x4000002 1166 #define ixD2F3_SUB_CLASS 0x4000002 1167 #define ixD2F3_BASE_CLASS 0x4000002 1168 #define ixD2F3_CACHE_LINE 0x4000003 1169 #define ixD2F3_LATENCY 0x4000003 1170 #define ixD2F3_HEADER 0x4000003 1171 #define ixD2F3_BIST 0x4000003 1172 #define ixD2F3_SUB_BUS_NUMBER_LATENCY 0x4000006 1173 #define ixD2F3_IO_BASE_LIMIT 0x4000007 1174 #define ixD2F3_SECONDARY_STATUS 0x4000007 1175 #define ixD2F3_MEM_BASE_LIMIT 0x4000008 1176 #define ixD2F3_PREF_BASE_LIMIT 0x4000009 1177 #define ixD2F3_PREF_BASE_UPPER 0x400000a 1178 #define ixD2F3_PREF_LIMIT_UPPER 0x400000b 1179 #define ixD2F3_IO_BASE_LIMIT_HI 0x400000c 1180 #define ixD2F3_IRQ_BRIDGE_CNTL 0x400000f 1181 #define ixD2F3_CAP_PTR 0x400000d 1182 #define ixD2F3_INTERRUPT_LINE 0x400000f 1183 #define ixD2F3_INTERRUPT_PIN 0x400000f 1184 #define ixD2F3_EXT_BRIDGE_CNTL 0x4000010 1185 #define ixD2F3_PMI_CAP_LIST 0x4000014 1186 #define ixD2F3_PMI_CAP 0x4000014 1187 #define ixD2F3_PMI_STATUS_CNTL 0x4000015 1188 #define ixD2F3_PCIE_CAP_LIST 0x4000016 1189 #define ixD2F3_PCIE_CAP 0x4000016 1190 #define ixD2F3_DEVICE_CAP 0x4000017 1191 #define ixD2F3_DEVICE_CNTL 0x4000018 1192 #define ixD2F3_DEVICE_STATUS 0x4000018 1193 #define ixD2F3_LINK_CAP 0x4000019 1194 #define ixD2F3_LINK_CNTL 0x400001a 1195 #define ixD2F3_LINK_STATUS 0x400001a 1196 #define ixD2F3_SLOT_CAP 0x400001b 1197 #define ixD2F3_SLOT_CNTL 0x400001c 1198 #define ixD2F3_SLOT_STATUS 0x400001c 1199 #define ixD2F3_ROOT_CNTL 0x400001d 1200 #define ixD2F3_ROOT_CAP 0x400001d 1201 #define ixD2F3_ROOT_STATUS 0x400001e 1202 #define ixD2F3_DEVICE_CAP2 0x400001f 1203 #define ixD2F3_DEVICE_CNTL2 0x4000020 1204 #define ixD2F3_DEVICE_STATUS2 0x4000020 1205 #define ixD2F3_LINK_CAP2 0x4000021 1206 #define ixD2F3_LINK_CNTL2 0x4000022 1207 #define ixD2F3_LINK_STATUS2 0x4000022 1208 #define ixD2F3_SLOT_CAP2 0x4000023 1209 #define ixD2F3_SLOT_CNTL2 0x4000024 1210 #define ixD2F3_SLOT_STATUS2 0x4000024 1211 #define ixD2F3_MSI_CAP_LIST 0x4000028 1212 #define ixD2F3_MSI_MSG_CNTL 0x4000028 1213 #define ixD2F3_MSI_MSG_ADDR_LO 0x4000029 1214 #define ixD2F3_MSI_MSG_ADDR_HI 0x400002a 1215 #define ixD2F3_MSI_MSG_DATA_64 0x400002b 1216 #define ixD2F3_MSI_MSG_DATA 0x400002a 1217 #define ixD2F3_SSID_CAP_LIST 0x4000030 1218 #define ixD2F3_SSID_CAP 0x4000031 1219 #define ixD2F3_MSI_MAP_CAP_LIST 0x4000032 1220 #define ixD2F3_MSI_MAP_CAP 0x4000032 1221 #define ixD2F3_MSI_MAP_ADDR_LO 0x4000033 1222 #define ixD2F3_MSI_MAP_ADDR_HI 0x4000034 1223 #define ixD2F3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x4000040 1224 #define ixD2F3_PCIE_VENDOR_SPECIFIC_HDR 0x4000041 1225 #define ixD2F3_PCIE_VENDOR_SPECIFIC1 0x4000042 1226 #define ixD2F3_PCIE_VENDOR_SPECIFIC2 0x4000043 1227 #define ixD2F3_PCIE_VC_ENH_CAP_LIST 0x4000044 1228 #define ixD2F3_PCIE_PORT_VC_CAP_REG1 0x4000045 1229 #define ixD2F3_PCIE_PORT_VC_CAP_REG2 0x4000046 1230 #define ixD2F3_PCIE_PORT_VC_CNTL 0x4000047 1231 #define ixD2F3_PCIE_PORT_VC_STATUS 0x4000047 1232 #define ixD2F3_PCIE_VC0_RESOURCE_CAP 0x4000048 1233 #define ixD2F3_PCIE_VC0_RESOURCE_CNTL 0x4000049 1234 #define ixD2F3_PCIE_VC0_RESOURCE_STATUS 0x400004a 1235 #define ixD2F3_PCIE_VC1_RESOURCE_CAP 0x400004b 1236 #define ixD2F3_PCIE_VC1_RESOURCE_CNTL 0x400004c 1237 #define ixD2F3_PCIE_VC1_RESOURCE_STATUS 0x400004d 1238 #define ixD2F3_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x4000050 1239 #define ixD2F3_PCIE_DEV_SERIAL_NUM_DW1 0x4000051 1240 #define ixD2F3_PCIE_DEV_SERIAL_NUM_DW2 0x4000052 1241 #define ixD2F3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x4000054 1242 #define ixD2F3_PCIE_UNCORR_ERR_STATUS 0x4000055 1243 #define ixD2F3_PCIE_UNCORR_ERR_MASK 0x4000056 1244 #define ixD2F3_PCIE_UNCORR_ERR_SEVERITY 0x4000057 1245 #define ixD2F3_PCIE_CORR_ERR_STATUS 0x4000058 1246 #define ixD2F3_PCIE_CORR_ERR_MASK 0x4000059 1247 #define ixD2F3_PCIE_ADV_ERR_CAP_CNTL 0x400005a 1248 #define ixD2F3_PCIE_HDR_LOG0 0x400005b 1249 #define ixD2F3_PCIE_HDR_LOG1 0x400005c 1250 #define ixD2F3_PCIE_HDR_LOG2 0x400005d 1251 #define ixD2F3_PCIE_HDR_LOG3 0x400005e 1252 #define ixD2F3_PCIE_ROOT_ERR_CMD 0x400005f 1253 #define ixD2F3_PCIE_ROOT_ERR_STATUS 0x4000060 1254 #define ixD2F3_PCIE_ERR_SRC_ID 0x4000061 1255 #define ixD2F3_PCIE_TLP_PREFIX_LOG0 0x4000062 1256 #define ixD2F3_PCIE_TLP_PREFIX_LOG1 0x4000063 1257 #define ixD2F3_PCIE_TLP_PREFIX_LOG2 0x4000064 1258 #define ixD2F3_PCIE_TLP_PREFIX_LOG3 0x4000065 1259 #define ixD2F3_PCIE_SECONDARY_ENH_CAP_LIST 0x400009c 1260 #define ixD2F3_PCIE_LINK_CNTL3 0x400009d 1261 #define ixD2F3_PCIE_LANE_ERROR_STATUS 0x400009e 1262 #define ixD2F3_PCIE_LANE_0_EQUALIZATION_CNTL 0x400009f 1263 #define ixD2F3_PCIE_LANE_1_EQUALIZATION_CNTL 0x400009f 1264 #define ixD2F3_PCIE_LANE_2_EQUALIZATION_CNTL 0x40000a0 1265 #define ixD2F3_PCIE_LANE_3_EQUALIZATION_CNTL 0x40000a0 1266 #define ixD2F3_PCIE_LANE_4_EQUALIZATION_CNTL 0x40000a1 1267 #define ixD2F3_PCIE_LANE_5_EQUALIZATION_CNTL 0x40000a1 1268 #define ixD2F3_PCIE_LANE_6_EQUALIZATION_CNTL 0x40000a2 1269 #define ixD2F3_PCIE_LANE_7_EQUALIZATION_CNTL 0x40000a2 1270 #define ixD2F3_PCIE_LANE_8_EQUALIZATION_CNTL 0x40000a3 1271 #define ixD2F3_PCIE_LANE_9_EQUALIZATION_CNTL 0x40000a3 1272 #define ixD2F3_PCIE_LANE_10_EQUALIZATION_CNTL 0x40000a4 1273 #define ixD2F3_PCIE_LANE_11_EQUALIZATION_CNTL 0x40000a4 1274 #define ixD2F3_PCIE_LANE_12_EQUALIZATION_CNTL 0x40000a5 1275 #define ixD2F3_PCIE_LANE_13_EQUALIZATION_CNTL 0x40000a5 1276 #define ixD2F3_PCIE_LANE_14_EQUALIZATION_CNTL 0x40000a6 1277 #define ixD2F3_PCIE_LANE_15_EQUALIZATION_CNTL 0x40000a6 1278 #define ixD2F3_PCIE_ACS_ENH_CAP_LIST 0x40000a8 1279 #define ixD2F3_PCIE_ACS_CAP 0x40000a9 1280 #define ixD2F3_PCIE_ACS_CNTL 0x40000a9 1281 #define ixD2F3_PCIE_MC_ENH_CAP_LIST 0x40000bc 1282 #define ixD2F3_PCIE_MC_CAP 0x40000bd 1283 #define ixD2F3_PCIE_MC_CNTL 0x40000bd 1284 #define ixD2F3_PCIE_MC_ADDR0 0x40000be 1285 #define ixD2F3_PCIE_MC_ADDR1 0x40000bf 1286 #define ixD2F3_PCIE_MC_RCV0 0x40000c0 1287 #define ixD2F3_PCIE_MC_RCV1 0x40000c1 1288 #define ixD2F3_PCIE_MC_BLOCK_ALL0 0x40000c2 1289 #define ixD2F3_PCIE_MC_BLOCK_ALL1 0x40000c3 1290 #define ixD2F3_PCIE_MC_BLOCK_UNTRANSLATED_0 0x40000c4 1291 #define ixD2F3_PCIE_MC_BLOCK_UNTRANSLATED_1 0x40000c5 1292 #define ixD2F3_PCIE_MC_OVERLAY_BAR0 0x40000c6 1293 #define ixD2F3_PCIE_MC_OVERLAY_BAR1 0x40000c7 1294 #define ixD2F4_PCIE_PORT_INDEX 0x5000038 1295 #define ixD2F4_PCIE_PORT_DATA 0x5000039 1296 #define ixD2F4_PCIEP_RESERVED 0x0 1297 #define ixD2F4_PCIEP_SCRATCH 0x1 1298 #define ixD2F4_PCIEP_HW_DEBUG 0x2 1299 #define ixD2F4_PCIEP_PORT_CNTL 0x10 1300 #define ixD2F4_PCIE_TX_CNTL 0x20 1301 #define ixD2F4_PCIE_TX_REQUESTER_ID 0x21 1302 #define ixD2F4_PCIE_TX_VENDOR_SPECIFIC 0x22 1303 #define ixD2F4_PCIE_TX_REQUEST_NUM_CNTL 0x23 1304 #define ixD2F4_PCIE_TX_SEQ 0x24 1305 #define ixD2F4_PCIE_TX_REPLAY 0x25 1306 #define ixD2F4_PCIE_TX_ACK_LATENCY_LIMIT 0x26 1307 #define ixD2F4_PCIE_TX_CREDITS_ADVT_P 0x30 1308 #define ixD2F4_PCIE_TX_CREDITS_ADVT_NP 0x31 1309 #define ixD2F4_PCIE_TX_CREDITS_ADVT_CPL 0x32 1310 #define ixD2F4_PCIE_TX_CREDITS_INIT_P 0x33 1311 #define ixD2F4_PCIE_TX_CREDITS_INIT_NP 0x34 1312 #define ixD2F4_PCIE_TX_CREDITS_INIT_CPL 0x35 1313 #define ixD2F4_PCIE_TX_CREDITS_STATUS 0x36 1314 #define ixD2F4_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 1315 #define ixD2F4_PCIE_P_PORT_LANE_STATUS 0x50 1316 #define ixD2F4_PCIE_FC_P 0x60 1317 #define ixD2F4_PCIE_FC_NP 0x61 1318 #define ixD2F4_PCIE_FC_CPL 0x62 1319 #define ixD2F4_PCIE_ERR_CNTL 0x6a 1320 #define ixD2F4_PCIE_RX_CNTL 0x70 1321 #define ixD2F4_PCIE_RX_EXPECTED_SEQNUM 0x71 1322 #define ixD2F4_PCIE_RX_VENDOR_SPECIFIC 0x72 1323 #define ixD2F4_PCIE_RX_CNTL3 0x74 1324 #define ixD2F4_PCIE_RX_CREDITS_ALLOCATED_P 0x80 1325 #define ixD2F4_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 1326 #define ixD2F4_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 1327 #define ixD2F4_PCIEP_ERROR_INJECT_PHYSICAL 0x83 1328 #define ixD2F4_PCIEP_ERROR_INJECT_TRANSACTION 0x84 1329 #define ixD2F4_PCIE_LC_CNTL 0xa0 1330 #define ixD2F4_PCIE_LC_CNTL2 0xb1 1331 #define ixD2F4_PCIE_LC_CNTL3 0xb5 1332 #define ixD2F4_PCIE_LC_CNTL4 0xb6 1333 #define ixD2F4_PCIE_LC_CNTL5 0xb7 1334 #define ixD2F4_PCIE_LC_CNTL6 0xbb 1335 #define ixD2F4_PCIE_LC_BW_CHANGE_CNTL 0xb2 1336 #define ixD2F4_PCIE_LC_TRAINING_CNTL 0xa1 1337 #define ixD2F4_PCIE_LC_LINK_WIDTH_CNTL 0xa2 1338 #define ixD2F4_PCIE_LC_N_FTS_CNTL 0xa3 1339 #define ixD2F4_PCIE_LC_SPEED_CNTL 0xa4 1340 #define ixD2F4_PCIE_LC_CDR_CNTL 0xb3 1341 #define ixD2F4_PCIE_LC_LANE_CNTL 0xb4 1342 #define ixD2F4_PCIE_LC_FORCE_COEFF 0xb8 1343 #define ixD2F4_PCIE_LC_BEST_EQ_SETTINGS 0xb9 1344 #define ixD2F4_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 1345 #define ixD2F4_PCIE_LC_STATE0 0xa5 1346 #define ixD2F4_PCIE_LC_STATE1 0xa6 1347 #define ixD2F4_PCIE_LC_STATE2 0xa7 1348 #define ixD2F4_PCIE_LC_STATE3 0xa8 1349 #define ixD2F4_PCIE_LC_STATE4 0xa9 1350 #define ixD2F4_PCIE_LC_STATE5 0xaa 1351 #define ixD2F4_PCIEP_STRAP_LC 0xc0 1352 #define ixD2F4_PCIEP_STRAP_MISC 0xc1 1353 #define ixD2F4_PCIEP_BCH_ECC_CNTL 0xd0 1354 #define ixD2F4_PCIEP_HPGI_PRIVATE 0xd2 1355 #define ixD2F4_PCIEP_HPGI 0xda 1356 #define ixD2F4_VENDOR_ID 0x5000000 1357 #define ixD2F4_DEVICE_ID 0x5000000 1358 #define ixD2F4_COMMAND 0x5000001 1359 #define ixD2F4_STATUS 0x5000001 1360 #define ixD2F4_REVISION_ID 0x5000002 1361 #define ixD2F4_PROG_INTERFACE 0x5000002 1362 #define ixD2F4_SUB_CLASS 0x5000002 1363 #define ixD2F4_BASE_CLASS 0x5000002 1364 #define ixD2F4_CACHE_LINE 0x5000003 1365 #define ixD2F4_LATENCY 0x5000003 1366 #define ixD2F4_HEADER 0x5000003 1367 #define ixD2F4_BIST 0x5000003 1368 #define ixD2F4_SUB_BUS_NUMBER_LATENCY 0x5000006 1369 #define ixD2F4_IO_BASE_LIMIT 0x5000007 1370 #define ixD2F4_SECONDARY_STATUS 0x5000007 1371 #define ixD2F4_MEM_BASE_LIMIT 0x5000008 1372 #define ixD2F4_PREF_BASE_LIMIT 0x5000009 1373 #define ixD2F4_PREF_BASE_UPPER 0x500000a 1374 #define ixD2F4_PREF_LIMIT_UPPER 0x500000b 1375 #define ixD2F4_IO_BASE_LIMIT_HI 0x500000c 1376 #define ixD2F4_IRQ_BRIDGE_CNTL 0x500000f 1377 #define ixD2F4_CAP_PTR 0x500000d 1378 #define ixD2F4_INTERRUPT_LINE 0x500000f 1379 #define ixD2F4_INTERRUPT_PIN 0x500000f 1380 #define ixD2F4_EXT_BRIDGE_CNTL 0x5000010 1381 #define ixD2F4_PMI_CAP_LIST 0x5000014 1382 #define ixD2F4_PMI_CAP 0x5000014 1383 #define ixD2F4_PMI_STATUS_CNTL 0x5000015 1384 #define ixD2F4_PCIE_CAP_LIST 0x5000016 1385 #define ixD2F4_PCIE_CAP 0x5000016 1386 #define ixD2F4_DEVICE_CAP 0x5000017 1387 #define ixD2F4_DEVICE_CNTL 0x5000018 1388 #define ixD2F4_DEVICE_STATUS 0x5000018 1389 #define ixD2F4_LINK_CAP 0x5000019 1390 #define ixD2F4_LINK_CNTL 0x500001a 1391 #define ixD2F4_LINK_STATUS 0x500001a 1392 #define ixD2F4_SLOT_CAP 0x500001b 1393 #define ixD2F4_SLOT_CNTL 0x500001c 1394 #define ixD2F4_SLOT_STATUS 0x500001c 1395 #define ixD2F4_ROOT_CNTL 0x500001d 1396 #define ixD2F4_ROOT_CAP 0x500001d 1397 #define ixD2F4_ROOT_STATUS 0x500001e 1398 #define ixD2F4_DEVICE_CAP2 0x500001f 1399 #define ixD2F4_DEVICE_CNTL2 0x5000020 1400 #define ixD2F4_DEVICE_STATUS2 0x5000020 1401 #define ixD2F4_LINK_CAP2 0x5000021 1402 #define ixD2F4_LINK_CNTL2 0x5000022 1403 #define ixD2F4_LINK_STATUS2 0x5000022 1404 #define ixD2F4_SLOT_CAP2 0x5000023 1405 #define ixD2F4_SLOT_CNTL2 0x5000024 1406 #define ixD2F4_SLOT_STATUS2 0x5000024 1407 #define ixD2F4_MSI_CAP_LIST 0x5000028 1408 #define ixD2F4_MSI_MSG_CNTL 0x5000028 1409 #define ixD2F4_MSI_MSG_ADDR_LO 0x5000029 1410 #define ixD2F4_MSI_MSG_ADDR_HI 0x500002a 1411 #define ixD2F4_MSI_MSG_DATA_64 0x500002b 1412 #define ixD2F4_MSI_MSG_DATA 0x500002a 1413 #define ixD2F4_SSID_CAP_LIST 0x5000030 1414 #define ixD2F4_SSID_CAP 0x5000031 1415 #define ixD2F4_MSI_MAP_CAP_LIST 0x5000032 1416 #define ixD2F4_MSI_MAP_CAP 0x5000032 1417 #define ixD2F4_MSI_MAP_ADDR_LO 0x5000033 1418 #define ixD2F4_MSI_MAP_ADDR_HI 0x5000034 1419 #define ixD2F4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x5000040 1420 #define ixD2F4_PCIE_VENDOR_SPECIFIC_HDR 0x5000041 1421 #define ixD2F4_PCIE_VENDOR_SPECIFIC1 0x5000042 1422 #define ixD2F4_PCIE_VENDOR_SPECIFIC2 0x5000043 1423 #define ixD2F4_PCIE_VC_ENH_CAP_LIST 0x5000044 1424 #define ixD2F4_PCIE_PORT_VC_CAP_REG1 0x5000045 1425 #define ixD2F4_PCIE_PORT_VC_CAP_REG2 0x5000046 1426 #define ixD2F4_PCIE_PORT_VC_CNTL 0x5000047 1427 #define ixD2F4_PCIE_PORT_VC_STATUS 0x5000047 1428 #define ixD2F4_PCIE_VC0_RESOURCE_CAP 0x5000048 1429 #define ixD2F4_PCIE_VC0_RESOURCE_CNTL 0x5000049 1430 #define ixD2F4_PCIE_VC0_RESOURCE_STATUS 0x500004a 1431 #define ixD2F4_PCIE_VC1_RESOURCE_CAP 0x500004b 1432 #define ixD2F4_PCIE_VC1_RESOURCE_CNTL 0x500004c 1433 #define ixD2F4_PCIE_VC1_RESOURCE_STATUS 0x500004d 1434 #define ixD2F4_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x5000050 1435 #define ixD2F4_PCIE_DEV_SERIAL_NUM_DW1 0x5000051 1436 #define ixD2F4_PCIE_DEV_SERIAL_NUM_DW2 0x5000052 1437 #define ixD2F4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x5000054 1438 #define ixD2F4_PCIE_UNCORR_ERR_STATUS 0x5000055 1439 #define ixD2F4_PCIE_UNCORR_ERR_MASK 0x5000056 1440 #define ixD2F4_PCIE_UNCORR_ERR_SEVERITY 0x5000057 1441 #define ixD2F4_PCIE_CORR_ERR_STATUS 0x5000058 1442 #define ixD2F4_PCIE_CORR_ERR_MASK 0x5000059 1443 #define ixD2F4_PCIE_ADV_ERR_CAP_CNTL 0x500005a 1444 #define ixD2F4_PCIE_HDR_LOG0 0x500005b 1445 #define ixD2F4_PCIE_HDR_LOG1 0x500005c 1446 #define ixD2F4_PCIE_HDR_LOG2 0x500005d 1447 #define ixD2F4_PCIE_HDR_LOG3 0x500005e 1448 #define ixD2F4_PCIE_ROOT_ERR_CMD 0x500005f 1449 #define ixD2F4_PCIE_ROOT_ERR_STATUS 0x5000060 1450 #define ixD2F4_PCIE_ERR_SRC_ID 0x5000061 1451 #define ixD2F4_PCIE_TLP_PREFIX_LOG0 0x5000062 1452 #define ixD2F4_PCIE_TLP_PREFIX_LOG1 0x5000063 1453 #define ixD2F4_PCIE_TLP_PREFIX_LOG2 0x5000064 1454 #define ixD2F4_PCIE_TLP_PREFIX_LOG3 0x5000065 1455 #define ixD2F4_PCIE_SECONDARY_ENH_CAP_LIST 0x500009c 1456 #define ixD2F4_PCIE_LINK_CNTL3 0x500009d 1457 #define ixD2F4_PCIE_LANE_ERROR_STATUS 0x500009e 1458 #define ixD2F4_PCIE_LANE_0_EQUALIZATION_CNTL 0x500009f 1459 #define ixD2F4_PCIE_LANE_1_EQUALIZATION_CNTL 0x500009f 1460 #define ixD2F4_PCIE_LANE_2_EQUALIZATION_CNTL 0x50000a0 1461 #define ixD2F4_PCIE_LANE_3_EQUALIZATION_CNTL 0x50000a0 1462 #define ixD2F4_PCIE_LANE_4_EQUALIZATION_CNTL 0x50000a1 1463 #define ixD2F4_PCIE_LANE_5_EQUALIZATION_CNTL 0x50000a1 1464 #define ixD2F4_PCIE_LANE_6_EQUALIZATION_CNTL 0x50000a2 1465 #define ixD2F4_PCIE_LANE_7_EQUALIZATION_CNTL 0x50000a2 1466 #define ixD2F4_PCIE_LANE_8_EQUALIZATION_CNTL 0x50000a3 1467 #define ixD2F4_PCIE_LANE_9_EQUALIZATION_CNTL 0x50000a3 1468 #define ixD2F4_PCIE_LANE_10_EQUALIZATION_CNTL 0x50000a4 1469 #define ixD2F4_PCIE_LANE_11_EQUALIZATION_CNTL 0x50000a4 1470 #define ixD2F4_PCIE_LANE_12_EQUALIZATION_CNTL 0x50000a5 1471 #define ixD2F4_PCIE_LANE_13_EQUALIZATION_CNTL 0x50000a5 1472 #define ixD2F4_PCIE_LANE_14_EQUALIZATION_CNTL 0x50000a6 1473 #define ixD2F4_PCIE_LANE_15_EQUALIZATION_CNTL 0x50000a6 1474 #define ixD2F4_PCIE_ACS_ENH_CAP_LIST 0x50000a8 1475 #define ixD2F4_PCIE_ACS_CAP 0x50000a9 1476 #define ixD2F4_PCIE_ACS_CNTL 0x50000a9 1477 #define ixD2F4_PCIE_MC_ENH_CAP_LIST 0x50000bc 1478 #define ixD2F4_PCIE_MC_CAP 0x50000bd 1479 #define ixD2F4_PCIE_MC_CNTL 0x50000bd 1480 #define ixD2F4_PCIE_MC_ADDR0 0x50000be 1481 #define ixD2F4_PCIE_MC_ADDR1 0x50000bf 1482 #define ixD2F4_PCIE_MC_RCV0 0x50000c0 1483 #define ixD2F4_PCIE_MC_RCV1 0x50000c1 1484 #define ixD2F4_PCIE_MC_BLOCK_ALL0 0x50000c2 1485 #define ixD2F4_PCIE_MC_BLOCK_ALL1 0x50000c3 1486 #define ixD2F4_PCIE_MC_BLOCK_UNTRANSLATED_0 0x50000c4 1487 #define ixD2F4_PCIE_MC_BLOCK_UNTRANSLATED_1 0x50000c5 1488 #define ixD2F4_PCIE_MC_OVERLAY_BAR0 0x50000c6 1489 #define ixD2F4_PCIE_MC_OVERLAY_BAR1 0x50000c7 1490 #define ixD2F5_PCIE_PORT_INDEX 0x6000038 1491 #define ixD2F5_PCIE_PORT_DATA 0x6000039 1492 #define ixD2F5_PCIEP_RESERVED 0x0 1493 #define ixD2F5_PCIEP_SCRATCH 0x1 1494 #define ixD2F5_PCIEP_HW_DEBUG 0x2 1495 #define ixD2F5_PCIEP_PORT_CNTL 0x10 1496 #define ixD2F5_PCIE_TX_CNTL 0x20 1497 #define ixD2F5_PCIE_TX_REQUESTER_ID 0x21 1498 #define ixD2F5_PCIE_TX_VENDOR_SPECIFIC 0x22 1499 #define ixD2F5_PCIE_TX_REQUEST_NUM_CNTL 0x23 1500 #define ixD2F5_PCIE_TX_SEQ 0x24 1501 #define ixD2F5_PCIE_TX_REPLAY 0x25 1502 #define ixD2F5_PCIE_TX_ACK_LATENCY_LIMIT 0x26 1503 #define ixD2F5_PCIE_TX_CREDITS_ADVT_P 0x30 1504 #define ixD2F5_PCIE_TX_CREDITS_ADVT_NP 0x31 1505 #define ixD2F5_PCIE_TX_CREDITS_ADVT_CPL 0x32 1506 #define ixD2F5_PCIE_TX_CREDITS_INIT_P 0x33 1507 #define ixD2F5_PCIE_TX_CREDITS_INIT_NP 0x34 1508 #define ixD2F5_PCIE_TX_CREDITS_INIT_CPL 0x35 1509 #define ixD2F5_PCIE_TX_CREDITS_STATUS 0x36 1510 #define ixD2F5_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 1511 #define ixD2F5_PCIE_P_PORT_LANE_STATUS 0x50 1512 #define ixD2F5_PCIE_FC_P 0x60 1513 #define ixD2F5_PCIE_FC_NP 0x61 1514 #define ixD2F5_PCIE_FC_CPL 0x62 1515 #define ixD2F5_PCIE_ERR_CNTL 0x6a 1516 #define ixD2F5_PCIE_RX_CNTL 0x70 1517 #define ixD2F5_PCIE_RX_EXPECTED_SEQNUM 0x71 1518 #define ixD2F5_PCIE_RX_VENDOR_SPECIFIC 0x72 1519 #define ixD2F5_PCIE_RX_CNTL3 0x74 1520 #define ixD2F5_PCIE_RX_CREDITS_ALLOCATED_P 0x80 1521 #define ixD2F5_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 1522 #define ixD2F5_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 1523 #define ixD2F5_PCIEP_ERROR_INJECT_PHYSICAL 0x83 1524 #define ixD2F5_PCIEP_ERROR_INJECT_TRANSACTION 0x84 1525 #define ixD2F5_PCIE_LC_CNTL 0xa0 1526 #define ixD2F5_PCIE_LC_CNTL2 0xb1 1527 #define ixD2F5_PCIE_LC_CNTL3 0xb5 1528 #define ixD2F5_PCIE_LC_CNTL4 0xb6 1529 #define ixD2F5_PCIE_LC_CNTL5 0xb7 1530 #define ixD2F5_PCIE_LC_CNTL6 0xbb 1531 #define ixD2F5_PCIE_LC_BW_CHANGE_CNTL 0xb2 1532 #define ixD2F5_PCIE_LC_TRAINING_CNTL 0xa1 1533 #define ixD2F5_PCIE_LC_LINK_WIDTH_CNTL 0xa2 1534 #define ixD2F5_PCIE_LC_N_FTS_CNTL 0xa3 1535 #define ixD2F5_PCIE_LC_SPEED_CNTL 0xa4 1536 #define ixD2F5_PCIE_LC_CDR_CNTL 0xb3 1537 #define ixD2F5_PCIE_LC_LANE_CNTL 0xb4 1538 #define ixD2F5_PCIE_LC_FORCE_COEFF 0xb8 1539 #define ixD2F5_PCIE_LC_BEST_EQ_SETTINGS 0xb9 1540 #define ixD2F5_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 1541 #define ixD2F5_PCIE_LC_STATE0 0xa5 1542 #define ixD2F5_PCIE_LC_STATE1 0xa6 1543 #define ixD2F5_PCIE_LC_STATE2 0xa7 1544 #define ixD2F5_PCIE_LC_STATE3 0xa8 1545 #define ixD2F5_PCIE_LC_STATE4 0xa9 1546 #define ixD2F5_PCIE_LC_STATE5 0xaa 1547 #define ixD2F5_PCIEP_STRAP_LC 0xc0 1548 #define ixD2F5_PCIEP_STRAP_MISC 0xc1 1549 #define ixD2F5_PCIEP_BCH_ECC_CNTL 0xd0 1550 #define ixD2F5_PCIEP_HPGI_PRIVATE 0xd2 1551 #define ixD2F5_PCIEP_HPGI 0xda 1552 #define ixD2F5_VENDOR_ID 0x6000000 1553 #define ixD2F5_DEVICE_ID 0x6000000 1554 #define ixD2F5_COMMAND 0x6000001 1555 #define ixD2F5_STATUS 0x6000001 1556 #define ixD2F5_REVISION_ID 0x6000002 1557 #define ixD2F5_PROG_INTERFACE 0x6000002 1558 #define ixD2F5_SUB_CLASS 0x6000002 1559 #define ixD2F5_BASE_CLASS 0x6000002 1560 #define ixD2F5_CACHE_LINE 0x6000003 1561 #define ixD2F5_LATENCY 0x6000003 1562 #define ixD2F5_HEADER 0x6000003 1563 #define ixD2F5_BIST 0x6000003 1564 #define ixD2F5_SUB_BUS_NUMBER_LATENCY 0x6000006 1565 #define ixD2F5_IO_BASE_LIMIT 0x6000007 1566 #define ixD2F5_SECONDARY_STATUS 0x6000007 1567 #define ixD2F5_MEM_BASE_LIMIT 0x6000008 1568 #define ixD2F5_PREF_BASE_LIMIT 0x6000009 1569 #define ixD2F5_PREF_BASE_UPPER 0x600000a 1570 #define ixD2F5_PREF_LIMIT_UPPER 0x600000b 1571 #define ixD2F5_IO_BASE_LIMIT_HI 0x600000c 1572 #define ixD2F5_IRQ_BRIDGE_CNTL 0x600000f 1573 #define ixD2F5_CAP_PTR 0x600000d 1574 #define ixD2F5_INTERRUPT_LINE 0x600000f 1575 #define ixD2F5_INTERRUPT_PIN 0x600000f 1576 #define ixD2F5_EXT_BRIDGE_CNTL 0x6000010 1577 #define ixD2F5_PMI_CAP_LIST 0x6000014 1578 #define ixD2F5_PMI_CAP 0x6000014 1579 #define ixD2F5_PMI_STATUS_CNTL 0x6000015 1580 #define ixD2F5_PCIE_CAP_LIST 0x6000016 1581 #define ixD2F5_PCIE_CAP 0x6000016 1582 #define ixD2F5_DEVICE_CAP 0x6000017 1583 #define ixD2F5_DEVICE_CNTL 0x6000018 1584 #define ixD2F5_DEVICE_STATUS 0x6000018 1585 #define ixD2F5_LINK_CAP 0x6000019 1586 #define ixD2F5_LINK_CNTL 0x600001a 1587 #define ixD2F5_LINK_STATUS 0x600001a 1588 #define ixD2F5_SLOT_CAP 0x600001b 1589 #define ixD2F5_SLOT_CNTL 0x600001c 1590 #define ixD2F5_SLOT_STATUS 0x600001c 1591 #define ixD2F5_ROOT_CNTL 0x600001d 1592 #define ixD2F5_ROOT_CAP 0x600001d 1593 #define ixD2F5_ROOT_STATUS 0x600001e 1594 #define ixD2F5_DEVICE_CAP2 0x600001f 1595 #define ixD2F5_DEVICE_CNTL2 0x6000020 1596 #define ixD2F5_DEVICE_STATUS2 0x6000020 1597 #define ixD2F5_LINK_CAP2 0x6000021 1598 #define ixD2F5_LINK_CNTL2 0x6000022 1599 #define ixD2F5_LINK_STATUS2 0x6000022 1600 #define ixD2F5_SLOT_CAP2 0x6000023 1601 #define ixD2F5_SLOT_CNTL2 0x6000024 1602 #define ixD2F5_SLOT_STATUS2 0x6000024 1603 #define ixD2F5_MSI_CAP_LIST 0x6000028 1604 #define ixD2F5_MSI_MSG_CNTL 0x6000028 1605 #define ixD2F5_MSI_MSG_ADDR_LO 0x6000029 1606 #define ixD2F5_MSI_MSG_ADDR_HI 0x600002a 1607 #define ixD2F5_MSI_MSG_DATA_64 0x600002b 1608 #define ixD2F5_MSI_MSG_DATA 0x600002a 1609 #define ixD2F5_SSID_CAP_LIST 0x6000030 1610 #define ixD2F5_SSID_CAP 0x6000031 1611 #define ixD2F5_MSI_MAP_CAP_LIST 0x6000032 1612 #define ixD2F5_MSI_MAP_CAP 0x6000032 1613 #define ixD2F5_MSI_MAP_ADDR_LO 0x6000033 1614 #define ixD2F5_MSI_MAP_ADDR_HI 0x6000034 1615 #define ixD2F5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x6000040 1616 #define ixD2F5_PCIE_VENDOR_SPECIFIC_HDR 0x6000041 1617 #define ixD2F5_PCIE_VENDOR_SPECIFIC1 0x6000042 1618 #define ixD2F5_PCIE_VENDOR_SPECIFIC2 0x6000043 1619 #define ixD2F5_PCIE_VC_ENH_CAP_LIST 0x6000044 1620 #define ixD2F5_PCIE_PORT_VC_CAP_REG1 0x6000045 1621 #define ixD2F5_PCIE_PORT_VC_CAP_REG2 0x6000046 1622 #define ixD2F5_PCIE_PORT_VC_CNTL 0x6000047 1623 #define ixD2F5_PCIE_PORT_VC_STATUS 0x6000047 1624 #define ixD2F5_PCIE_VC0_RESOURCE_CAP 0x6000048 1625 #define ixD2F5_PCIE_VC0_RESOURCE_CNTL 0x6000049 1626 #define ixD2F5_PCIE_VC0_RESOURCE_STATUS 0x600004a 1627 #define ixD2F5_PCIE_VC1_RESOURCE_CAP 0x600004b 1628 #define ixD2F5_PCIE_VC1_RESOURCE_CNTL 0x600004c 1629 #define ixD2F5_PCIE_VC1_RESOURCE_STATUS 0x600004d 1630 #define ixD2F5_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x6000050 1631 #define ixD2F5_PCIE_DEV_SERIAL_NUM_DW1 0x6000051 1632 #define ixD2F5_PCIE_DEV_SERIAL_NUM_DW2 0x6000052 1633 #define ixD2F5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x6000054 1634 #define ixD2F5_PCIE_UNCORR_ERR_STATUS 0x6000055 1635 #define ixD2F5_PCIE_UNCORR_ERR_MASK 0x6000056 1636 #define ixD2F5_PCIE_UNCORR_ERR_SEVERITY 0x6000057 1637 #define ixD2F5_PCIE_CORR_ERR_STATUS 0x6000058 1638 #define ixD2F5_PCIE_CORR_ERR_MASK 0x6000059 1639 #define ixD2F5_PCIE_ADV_ERR_CAP_CNTL 0x600005a 1640 #define ixD2F5_PCIE_HDR_LOG0 0x600005b 1641 #define ixD2F5_PCIE_HDR_LOG1 0x600005c 1642 #define ixD2F5_PCIE_HDR_LOG2 0x600005d 1643 #define ixD2F5_PCIE_HDR_LOG3 0x600005e 1644 #define ixD2F5_PCIE_ROOT_ERR_CMD 0x600005f 1645 #define ixD2F5_PCIE_ROOT_ERR_STATUS 0x6000060 1646 #define ixD2F5_PCIE_ERR_SRC_ID 0x6000061 1647 #define ixD2F5_PCIE_TLP_PREFIX_LOG0 0x6000062 1648 #define ixD2F5_PCIE_TLP_PREFIX_LOG1 0x6000063 1649 #define ixD2F5_PCIE_TLP_PREFIX_LOG2 0x6000064 1650 #define ixD2F5_PCIE_TLP_PREFIX_LOG3 0x6000065 1651 #define ixD2F5_PCIE_SECONDARY_ENH_CAP_LIST 0x600009c 1652 #define ixD2F5_PCIE_LINK_CNTL3 0x600009d 1653 #define ixD2F5_PCIE_LANE_ERROR_STATUS 0x600009e 1654 #define ixD2F5_PCIE_LANE_0_EQUALIZATION_CNTL 0x600009f 1655 #define ixD2F5_PCIE_LANE_1_EQUALIZATION_CNTL 0x600009f 1656 #define ixD2F5_PCIE_LANE_2_EQUALIZATION_CNTL 0x60000a0 1657 #define ixD2F5_PCIE_LANE_3_EQUALIZATION_CNTL 0x60000a0 1658 #define ixD2F5_PCIE_LANE_4_EQUALIZATION_CNTL 0x60000a1 1659 #define ixD2F5_PCIE_LANE_5_EQUALIZATION_CNTL 0x60000a1 1660 #define ixD2F5_PCIE_LANE_6_EQUALIZATION_CNTL 0x60000a2 1661 #define ixD2F5_PCIE_LANE_7_EQUALIZATION_CNTL 0x60000a2 1662 #define ixD2F5_PCIE_LANE_8_EQUALIZATION_CNTL 0x60000a3 1663 #define ixD2F5_PCIE_LANE_9_EQUALIZATION_CNTL 0x60000a3 1664 #define ixD2F5_PCIE_LANE_10_EQUALIZATION_CNTL 0x60000a4 1665 #define ixD2F5_PCIE_LANE_11_EQUALIZATION_CNTL 0x60000a4 1666 #define ixD2F5_PCIE_LANE_12_EQUALIZATION_CNTL 0x60000a5 1667 #define ixD2F5_PCIE_LANE_13_EQUALIZATION_CNTL 0x60000a5 1668 #define ixD2F5_PCIE_LANE_14_EQUALIZATION_CNTL 0x60000a6 1669 #define ixD2F5_PCIE_LANE_15_EQUALIZATION_CNTL 0x60000a6 1670 #define ixD2F5_PCIE_ACS_ENH_CAP_LIST 0x60000a8 1671 #define ixD2F5_PCIE_ACS_CAP 0x60000a9 1672 #define ixD2F5_PCIE_ACS_CNTL 0x60000a9 1673 #define ixD2F5_PCIE_MC_ENH_CAP_LIST 0x60000bc 1674 #define ixD2F5_PCIE_MC_CAP 0x60000bd 1675 #define ixD2F5_PCIE_MC_CNTL 0x60000bd 1676 #define ixD2F5_PCIE_MC_ADDR0 0x60000be 1677 #define ixD2F5_PCIE_MC_ADDR1 0x60000bf 1678 #define ixD2F5_PCIE_MC_RCV0 0x60000c0 1679 #define ixD2F5_PCIE_MC_RCV1 0x60000c1 1680 #define ixD2F5_PCIE_MC_BLOCK_ALL0 0x60000c2 1681 #define ixD2F5_PCIE_MC_BLOCK_ALL1 0x60000c3 1682 #define ixD2F5_PCIE_MC_BLOCK_UNTRANSLATED_0 0x60000c4 1683 #define ixD2F5_PCIE_MC_BLOCK_UNTRANSLATED_1 0x60000c5 1684 #define ixD2F5_PCIE_MC_OVERLAY_BAR0 0x60000c6 1685 #define ixD2F5_PCIE_MC_OVERLAY_BAR1 0x60000c7 1686 #define ixD3F1_PCIE_PORT_INDEX 0x7000038 1687 #define ixD3F1_PCIE_PORT_DATA 0x7000039 1688 #define ixD3F1_PCIEP_RESERVED 0x0 1689 #define ixD3F1_PCIEP_SCRATCH 0x1 1690 #define ixD3F1_PCIEP_HW_DEBUG 0x2 1691 #define ixD3F1_PCIEP_PORT_CNTL 0x10 1692 #define ixD3F1_PCIE_TX_CNTL 0x20 1693 #define ixD3F1_PCIE_TX_REQUESTER_ID 0x21 1694 #define ixD3F1_PCIE_TX_VENDOR_SPECIFIC 0x22 1695 #define ixD3F1_PCIE_TX_REQUEST_NUM_CNTL 0x23 1696 #define ixD3F1_PCIE_TX_SEQ 0x24 1697 #define ixD3F1_PCIE_TX_REPLAY 0x25 1698 #define ixD3F1_PCIE_TX_ACK_LATENCY_LIMIT 0x26 1699 #define ixD3F1_PCIE_TX_CREDITS_ADVT_P 0x30 1700 #define ixD3F1_PCIE_TX_CREDITS_ADVT_NP 0x31 1701 #define ixD3F1_PCIE_TX_CREDITS_ADVT_CPL 0x32 1702 #define ixD3F1_PCIE_TX_CREDITS_INIT_P 0x33 1703 #define ixD3F1_PCIE_TX_CREDITS_INIT_NP 0x34 1704 #define ixD3F1_PCIE_TX_CREDITS_INIT_CPL 0x35 1705 #define ixD3F1_PCIE_TX_CREDITS_STATUS 0x36 1706 #define ixD3F1_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 1707 #define ixD3F1_PCIE_P_PORT_LANE_STATUS 0x50 1708 #define ixD3F1_PCIE_FC_P 0x60 1709 #define ixD3F1_PCIE_FC_NP 0x61 1710 #define ixD3F1_PCIE_FC_CPL 0x62 1711 #define ixD3F1_PCIE_ERR_CNTL 0x6a 1712 #define ixD3F1_PCIE_RX_CNTL 0x70 1713 #define ixD3F1_PCIE_RX_EXPECTED_SEQNUM 0x71 1714 #define ixD3F1_PCIE_RX_VENDOR_SPECIFIC 0x72 1715 #define ixD3F1_PCIE_RX_CNTL3 0x74 1716 #define ixD3F1_PCIE_RX_CREDITS_ALLOCATED_P 0x80 1717 #define ixD3F1_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 1718 #define ixD3F1_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 1719 #define ixD3F1_PCIEP_ERROR_INJECT_PHYSICAL 0x83 1720 #define ixD3F1_PCIEP_ERROR_INJECT_TRANSACTION 0x84 1721 #define ixD3F1_PCIE_LC_CNTL 0xa0 1722 #define ixD3F1_PCIE_LC_CNTL2 0xb1 1723 #define ixD3F1_PCIE_LC_CNTL3 0xb5 1724 #define ixD3F1_PCIE_LC_CNTL4 0xb6 1725 #define ixD3F1_PCIE_LC_CNTL5 0xb7 1726 #define ixD3F1_PCIE_LC_CNTL6 0xbb 1727 #define ixD3F1_PCIE_LC_BW_CHANGE_CNTL 0xb2 1728 #define ixD3F1_PCIE_LC_TRAINING_CNTL 0xa1 1729 #define ixD3F1_PCIE_LC_LINK_WIDTH_CNTL 0xa2 1730 #define ixD3F1_PCIE_LC_N_FTS_CNTL 0xa3 1731 #define ixD3F1_PCIE_LC_SPEED_CNTL 0xa4 1732 #define ixD3F1_PCIE_LC_CDR_CNTL 0xb3 1733 #define ixD3F1_PCIE_LC_LANE_CNTL 0xb4 1734 #define ixD3F1_PCIE_LC_FORCE_COEFF 0xb8 1735 #define ixD3F1_PCIE_LC_BEST_EQ_SETTINGS 0xb9 1736 #define ixD3F1_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 1737 #define ixD3F1_PCIE_LC_STATE0 0xa5 1738 #define ixD3F1_PCIE_LC_STATE1 0xa6 1739 #define ixD3F1_PCIE_LC_STATE2 0xa7 1740 #define ixD3F1_PCIE_LC_STATE3 0xa8 1741 #define ixD3F1_PCIE_LC_STATE4 0xa9 1742 #define ixD3F1_PCIE_LC_STATE5 0xaa 1743 #define ixD3F1_PCIEP_STRAP_LC 0xc0 1744 #define ixD3F1_PCIEP_STRAP_MISC 0xc1 1745 #define ixD3F1_PCIEP_BCH_ECC_CNTL 0xd0 1746 #define ixD3F1_PCIEP_HPGI_PRIVATE 0xd2 1747 #define ixD3F1_PCIEP_HPGI 0xda 1748 #define ixD3F1_VENDOR_ID 0x7000000 1749 #define ixD3F1_DEVICE_ID 0x7000000 1750 #define ixD3F1_COMMAND 0x7000001 1751 #define ixD3F1_STATUS 0x7000001 1752 #define ixD3F1_REVISION_ID 0x7000002 1753 #define ixD3F1_PROG_INTERFACE 0x7000002 1754 #define ixD3F1_SUB_CLASS 0x7000002 1755 #define ixD3F1_BASE_CLASS 0x7000002 1756 #define ixD3F1_CACHE_LINE 0x7000003 1757 #define ixD3F1_LATENCY 0x7000003 1758 #define ixD3F1_HEADER 0x7000003 1759 #define ixD3F1_BIST 0x7000003 1760 #define ixD3F1_SUB_BUS_NUMBER_LATENCY 0x7000006 1761 #define ixD3F1_IO_BASE_LIMIT 0x7000007 1762 #define ixD3F1_SECONDARY_STATUS 0x7000007 1763 #define ixD3F1_MEM_BASE_LIMIT 0x7000008 1764 #define ixD3F1_PREF_BASE_LIMIT 0x7000009 1765 #define ixD3F1_PREF_BASE_UPPER 0x700000a 1766 #define ixD3F1_PREF_LIMIT_UPPER 0x700000b 1767 #define ixD3F1_IO_BASE_LIMIT_HI 0x700000c 1768 #define ixD3F1_IRQ_BRIDGE_CNTL 0x700000f 1769 #define ixD3F1_CAP_PTR 0x700000d 1770 #define ixD3F1_INTERRUPT_LINE 0x700000f 1771 #define ixD3F1_INTERRUPT_PIN 0x700000f 1772 #define ixD3F1_EXT_BRIDGE_CNTL 0x7000010 1773 #define ixD3F1_PMI_CAP_LIST 0x7000014 1774 #define ixD3F1_PMI_CAP 0x7000014 1775 #define ixD3F1_PMI_STATUS_CNTL 0x7000015 1776 #define ixD3F1_PCIE_CAP_LIST 0x7000016 1777 #define ixD3F1_PCIE_CAP 0x7000016 1778 #define ixD3F1_DEVICE_CAP 0x7000017 1779 #define ixD3F1_DEVICE_CNTL 0x7000018 1780 #define ixD3F1_DEVICE_STATUS 0x7000018 1781 #define ixD3F1_LINK_CAP 0x7000019 1782 #define ixD3F1_LINK_CNTL 0x700001a 1783 #define ixD3F1_LINK_STATUS 0x700001a 1784 #define ixD3F1_SLOT_CAP 0x700001b 1785 #define ixD3F1_SLOT_CNTL 0x700001c 1786 #define ixD3F1_SLOT_STATUS 0x700001c 1787 #define ixD3F1_ROOT_CNTL 0x700001d 1788 #define ixD3F1_ROOT_CAP 0x700001d 1789 #define ixD3F1_ROOT_STATUS 0x700001e 1790 #define ixD3F1_DEVICE_CAP2 0x700001f 1791 #define ixD3F1_DEVICE_CNTL2 0x7000020 1792 #define ixD3F1_DEVICE_STATUS2 0x7000020 1793 #define ixD3F1_LINK_CAP2 0x7000021 1794 #define ixD3F1_LINK_CNTL2 0x7000022 1795 #define ixD3F1_LINK_STATUS2 0x7000022 1796 #define ixD3F1_SLOT_CAP2 0x7000023 1797 #define ixD3F1_SLOT_CNTL2 0x7000024 1798 #define ixD3F1_SLOT_STATUS2 0x7000024 1799 #define ixD3F1_MSI_CAP_LIST 0x7000028 1800 #define ixD3F1_MSI_MSG_CNTL 0x7000028 1801 #define ixD3F1_MSI_MSG_ADDR_LO 0x7000029 1802 #define ixD3F1_MSI_MSG_ADDR_HI 0x700002a 1803 #define ixD3F1_MSI_MSG_DATA_64 0x700002b 1804 #define ixD3F1_MSI_MSG_DATA 0x700002a 1805 #define ixD3F1_SSID_CAP_LIST 0x7000030 1806 #define ixD3F1_SSID_CAP 0x7000031 1807 #define ixD3F1_MSI_MAP_CAP_LIST 0x7000032 1808 #define ixD3F1_MSI_MAP_CAP 0x7000032 1809 #define ixD3F1_MSI_MAP_ADDR_LO 0x7000033 1810 #define ixD3F1_MSI_MAP_ADDR_HI 0x7000034 1811 #define ixD3F1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x7000040 1812 #define ixD3F1_PCIE_VENDOR_SPECIFIC_HDR 0x7000041 1813 #define ixD3F1_PCIE_VENDOR_SPECIFIC1 0x7000042 1814 #define ixD3F1_PCIE_VENDOR_SPECIFIC2 0x7000043 1815 #define ixD3F1_PCIE_VC_ENH_CAP_LIST 0x7000044 1816 #define ixD3F1_PCIE_PORT_VC_CAP_REG1 0x7000045 1817 #define ixD3F1_PCIE_PORT_VC_CAP_REG2 0x7000046 1818 #define ixD3F1_PCIE_PORT_VC_CNTL 0x7000047 1819 #define ixD3F1_PCIE_PORT_VC_STATUS 0x7000047 1820 #define ixD3F1_PCIE_VC0_RESOURCE_CAP 0x7000048 1821 #define ixD3F1_PCIE_VC0_RESOURCE_CNTL 0x7000049 1822 #define ixD3F1_PCIE_VC0_RESOURCE_STATUS 0x700004a 1823 #define ixD3F1_PCIE_VC1_RESOURCE_CAP 0x700004b 1824 #define ixD3F1_PCIE_VC1_RESOURCE_CNTL 0x700004c 1825 #define ixD3F1_PCIE_VC1_RESOURCE_STATUS 0x700004d 1826 #define ixD3F1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x7000050 1827 #define ixD3F1_PCIE_DEV_SERIAL_NUM_DW1 0x7000051 1828 #define ixD3F1_PCIE_DEV_SERIAL_NUM_DW2 0x7000052 1829 #define ixD3F1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x7000054 1830 #define ixD3F1_PCIE_UNCORR_ERR_STATUS 0x7000055 1831 #define ixD3F1_PCIE_UNCORR_ERR_MASK 0x7000056 1832 #define ixD3F1_PCIE_UNCORR_ERR_SEVERITY 0x7000057 1833 #define ixD3F1_PCIE_CORR_ERR_STATUS 0x7000058 1834 #define ixD3F1_PCIE_CORR_ERR_MASK 0x7000059 1835 #define ixD3F1_PCIE_ADV_ERR_CAP_CNTL 0x700005a 1836 #define ixD3F1_PCIE_HDR_LOG0 0x700005b 1837 #define ixD3F1_PCIE_HDR_LOG1 0x700005c 1838 #define ixD3F1_PCIE_HDR_LOG2 0x700005d 1839 #define ixD3F1_PCIE_HDR_LOG3 0x700005e 1840 #define ixD3F1_PCIE_ROOT_ERR_CMD 0x700005f 1841 #define ixD3F1_PCIE_ROOT_ERR_STATUS 0x7000060 1842 #define ixD3F1_PCIE_ERR_SRC_ID 0x7000061 1843 #define ixD3F1_PCIE_TLP_PREFIX_LOG0 0x7000062 1844 #define ixD3F1_PCIE_TLP_PREFIX_LOG1 0x7000063 1845 #define ixD3F1_PCIE_TLP_PREFIX_LOG2 0x7000064 1846 #define ixD3F1_PCIE_TLP_PREFIX_LOG3 0x7000065 1847 #define ixD3F1_PCIE_SECONDARY_ENH_CAP_LIST 0x700009c 1848 #define ixD3F1_PCIE_LINK_CNTL3 0x700009d 1849 #define ixD3F1_PCIE_LANE_ERROR_STATUS 0x700009e 1850 #define ixD3F1_PCIE_LANE_0_EQUALIZATION_CNTL 0x700009f 1851 #define ixD3F1_PCIE_LANE_1_EQUALIZATION_CNTL 0x700009f 1852 #define ixD3F1_PCIE_LANE_2_EQUALIZATION_CNTL 0x70000a0 1853 #define ixD3F1_PCIE_LANE_3_EQUALIZATION_CNTL 0x70000a0 1854 #define ixD3F1_PCIE_LANE_4_EQUALIZATION_CNTL 0x70000a1 1855 #define ixD3F1_PCIE_LANE_5_EQUALIZATION_CNTL 0x70000a1 1856 #define ixD3F1_PCIE_LANE_6_EQUALIZATION_CNTL 0x70000a2 1857 #define ixD3F1_PCIE_LANE_7_EQUALIZATION_CNTL 0x70000a2 1858 #define ixD3F1_PCIE_LANE_8_EQUALIZATION_CNTL 0x70000a3 1859 #define ixD3F1_PCIE_LANE_9_EQUALIZATION_CNTL 0x70000a3 1860 #define ixD3F1_PCIE_LANE_10_EQUALIZATION_CNTL 0x70000a4 1861 #define ixD3F1_PCIE_LANE_11_EQUALIZATION_CNTL 0x70000a4 1862 #define ixD3F1_PCIE_LANE_12_EQUALIZATION_CNTL 0x70000a5 1863 #define ixD3F1_PCIE_LANE_13_EQUALIZATION_CNTL 0x70000a5 1864 #define ixD3F1_PCIE_LANE_14_EQUALIZATION_CNTL 0x70000a6 1865 #define ixD3F1_PCIE_LANE_15_EQUALIZATION_CNTL 0x70000a6 1866 #define ixD3F1_PCIE_ACS_ENH_CAP_LIST 0x70000a8 1867 #define ixD3F1_PCIE_ACS_CAP 0x70000a9 1868 #define ixD3F1_PCIE_ACS_CNTL 0x70000a9 1869 #define ixD3F1_PCIE_MC_ENH_CAP_LIST 0x70000bc 1870 #define ixD3F1_PCIE_MC_CAP 0x70000bd 1871 #define ixD3F1_PCIE_MC_CNTL 0x70000bd 1872 #define ixD3F1_PCIE_MC_ADDR0 0x70000be 1873 #define ixD3F1_PCIE_MC_ADDR1 0x70000bf 1874 #define ixD3F1_PCIE_MC_RCV0 0x70000c0 1875 #define ixD3F1_PCIE_MC_RCV1 0x70000c1 1876 #define ixD3F1_PCIE_MC_BLOCK_ALL0 0x70000c2 1877 #define ixD3F1_PCIE_MC_BLOCK_ALL1 0x70000c3 1878 #define ixD3F1_PCIE_MC_BLOCK_UNTRANSLATED_0 0x70000c4 1879 #define ixD3F1_PCIE_MC_BLOCK_UNTRANSLATED_1 0x70000c5 1880 #define ixD3F1_PCIE_MC_OVERLAY_BAR0 0x70000c6 1881 #define ixD3F1_PCIE_MC_OVERLAY_BAR1 0x70000c7 1882 #define ixD3F2_PCIE_PORT_INDEX 0x8000038 1883 #define ixD3F2_PCIE_PORT_DATA 0x8000039 1884 #define ixD3F2_PCIEP_RESERVED 0x0 1885 #define ixD3F2_PCIEP_SCRATCH 0x1 1886 #define ixD3F2_PCIEP_HW_DEBUG 0x2 1887 #define ixD3F2_PCIEP_PORT_CNTL 0x10 1888 #define ixD3F2_PCIE_TX_CNTL 0x20 1889 #define ixD3F2_PCIE_TX_REQUESTER_ID 0x21 1890 #define ixD3F2_PCIE_TX_VENDOR_SPECIFIC 0x22 1891 #define ixD3F2_PCIE_TX_REQUEST_NUM_CNTL 0x23 1892 #define ixD3F2_PCIE_TX_SEQ 0x24 1893 #define ixD3F2_PCIE_TX_REPLAY 0x25 1894 #define ixD3F2_PCIE_TX_ACK_LATENCY_LIMIT 0x26 1895 #define ixD3F2_PCIE_TX_CREDITS_ADVT_P 0x30 1896 #define ixD3F2_PCIE_TX_CREDITS_ADVT_NP 0x31 1897 #define ixD3F2_PCIE_TX_CREDITS_ADVT_CPL 0x32 1898 #define ixD3F2_PCIE_TX_CREDITS_INIT_P 0x33 1899 #define ixD3F2_PCIE_TX_CREDITS_INIT_NP 0x34 1900 #define ixD3F2_PCIE_TX_CREDITS_INIT_CPL 0x35 1901 #define ixD3F2_PCIE_TX_CREDITS_STATUS 0x36 1902 #define ixD3F2_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 1903 #define ixD3F2_PCIE_P_PORT_LANE_STATUS 0x50 1904 #define ixD3F2_PCIE_FC_P 0x60 1905 #define ixD3F2_PCIE_FC_NP 0x61 1906 #define ixD3F2_PCIE_FC_CPL 0x62 1907 #define ixD3F2_PCIE_ERR_CNTL 0x6a 1908 #define ixD3F2_PCIE_RX_CNTL 0x70 1909 #define ixD3F2_PCIE_RX_EXPECTED_SEQNUM 0x71 1910 #define ixD3F2_PCIE_RX_VENDOR_SPECIFIC 0x72 1911 #define ixD3F2_PCIE_RX_CNTL3 0x74 1912 #define ixD3F2_PCIE_RX_CREDITS_ALLOCATED_P 0x80 1913 #define ixD3F2_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 1914 #define ixD3F2_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 1915 #define ixD3F2_PCIEP_ERROR_INJECT_PHYSICAL 0x83 1916 #define ixD3F2_PCIEP_ERROR_INJECT_TRANSACTION 0x84 1917 #define ixD3F2_PCIE_LC_CNTL 0xa0 1918 #define ixD3F2_PCIE_LC_CNTL2 0xb1 1919 #define ixD3F2_PCIE_LC_CNTL3 0xb5 1920 #define ixD3F2_PCIE_LC_CNTL4 0xb6 1921 #define ixD3F2_PCIE_LC_CNTL5 0xb7 1922 #define ixD3F2_PCIE_LC_CNTL6 0xbb 1923 #define ixD3F2_PCIE_LC_BW_CHANGE_CNTL 0xb2 1924 #define ixD3F2_PCIE_LC_TRAINING_CNTL 0xa1 1925 #define ixD3F2_PCIE_LC_LINK_WIDTH_CNTL 0xa2 1926 #define ixD3F2_PCIE_LC_N_FTS_CNTL 0xa3 1927 #define ixD3F2_PCIE_LC_SPEED_CNTL 0xa4 1928 #define ixD3F2_PCIE_LC_CDR_CNTL 0xb3 1929 #define ixD3F2_PCIE_LC_LANE_CNTL 0xb4 1930 #define ixD3F2_PCIE_LC_FORCE_COEFF 0xb8 1931 #define ixD3F2_PCIE_LC_BEST_EQ_SETTINGS 0xb9 1932 #define ixD3F2_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 1933 #define ixD3F2_PCIE_LC_STATE0 0xa5 1934 #define ixD3F2_PCIE_LC_STATE1 0xa6 1935 #define ixD3F2_PCIE_LC_STATE2 0xa7 1936 #define ixD3F2_PCIE_LC_STATE3 0xa8 1937 #define ixD3F2_PCIE_LC_STATE4 0xa9 1938 #define ixD3F2_PCIE_LC_STATE5 0xaa 1939 #define ixD3F2_PCIEP_STRAP_LC 0xc0 1940 #define ixD3F2_PCIEP_STRAP_MISC 0xc1 1941 #define ixD3F2_PCIEP_BCH_ECC_CNTL 0xd0 1942 #define ixD3F2_PCIEP_HPGI_PRIVATE 0xd2 1943 #define ixD3F2_PCIEP_HPGI 0xda 1944 #define ixD3F2_VENDOR_ID 0x8000000 1945 #define ixD3F2_DEVICE_ID 0x8000000 1946 #define ixD3F2_COMMAND 0x8000001 1947 #define ixD3F2_STATUS 0x8000001 1948 #define ixD3F2_REVISION_ID 0x8000002 1949 #define ixD3F2_PROG_INTERFACE 0x8000002 1950 #define ixD3F2_SUB_CLASS 0x8000002 1951 #define ixD3F2_BASE_CLASS 0x8000002 1952 #define ixD3F2_CACHE_LINE 0x8000003 1953 #define ixD3F2_LATENCY 0x8000003 1954 #define ixD3F2_HEADER 0x8000003 1955 #define ixD3F2_BIST 0x8000003 1956 #define ixD3F2_SUB_BUS_NUMBER_LATENCY 0x8000006 1957 #define ixD3F2_IO_BASE_LIMIT 0x8000007 1958 #define ixD3F2_SECONDARY_STATUS 0x8000007 1959 #define ixD3F2_MEM_BASE_LIMIT 0x8000008 1960 #define ixD3F2_PREF_BASE_LIMIT 0x8000009 1961 #define ixD3F2_PREF_BASE_UPPER 0x800000a 1962 #define ixD3F2_PREF_LIMIT_UPPER 0x800000b 1963 #define ixD3F2_IO_BASE_LIMIT_HI 0x800000c 1964 #define ixD3F2_IRQ_BRIDGE_CNTL 0x800000f 1965 #define ixD3F2_CAP_PTR 0x800000d 1966 #define ixD3F2_INTERRUPT_LINE 0x800000f 1967 #define ixD3F2_INTERRUPT_PIN 0x800000f 1968 #define ixD3F2_EXT_BRIDGE_CNTL 0x8000010 1969 #define ixD3F2_PMI_CAP_LIST 0x8000014 1970 #define ixD3F2_PMI_CAP 0x8000014 1971 #define ixD3F2_PMI_STATUS_CNTL 0x8000015 1972 #define ixD3F2_PCIE_CAP_LIST 0x8000016 1973 #define ixD3F2_PCIE_CAP 0x8000016 1974 #define ixD3F2_DEVICE_CAP 0x8000017 1975 #define ixD3F2_DEVICE_CNTL 0x8000018 1976 #define ixD3F2_DEVICE_STATUS 0x8000018 1977 #define ixD3F2_LINK_CAP 0x8000019 1978 #define ixD3F2_LINK_CNTL 0x800001a 1979 #define ixD3F2_LINK_STATUS 0x800001a 1980 #define ixD3F2_SLOT_CAP 0x800001b 1981 #define ixD3F2_SLOT_CNTL 0x800001c 1982 #define ixD3F2_SLOT_STATUS 0x800001c 1983 #define ixD3F2_ROOT_CNTL 0x800001d 1984 #define ixD3F2_ROOT_CAP 0x800001d 1985 #define ixD3F2_ROOT_STATUS 0x800001e 1986 #define ixD3F2_DEVICE_CAP2 0x800001f 1987 #define ixD3F2_DEVICE_CNTL2 0x8000020 1988 #define ixD3F2_DEVICE_STATUS2 0x8000020 1989 #define ixD3F2_LINK_CAP2 0x8000021 1990 #define ixD3F2_LINK_CNTL2 0x8000022 1991 #define ixD3F2_LINK_STATUS2 0x8000022 1992 #define ixD3F2_SLOT_CAP2 0x8000023 1993 #define ixD3F2_SLOT_CNTL2 0x8000024 1994 #define ixD3F2_SLOT_STATUS2 0x8000024 1995 #define ixD3F2_MSI_CAP_LIST 0x8000028 1996 #define ixD3F2_MSI_MSG_CNTL 0x8000028 1997 #define ixD3F2_MSI_MSG_ADDR_LO 0x8000029 1998 #define ixD3F2_MSI_MSG_ADDR_HI 0x800002a 1999 #define ixD3F2_MSI_MSG_DATA_64 0x800002b 2000 #define ixD3F2_MSI_MSG_DATA 0x800002a 2001 #define ixD3F2_SSID_CAP_LIST 0x8000030 2002 #define ixD3F2_SSID_CAP 0x8000031 2003 #define ixD3F2_MSI_MAP_CAP_LIST 0x8000032 2004 #define ixD3F2_MSI_MAP_CAP 0x8000032 2005 #define ixD3F2_MSI_MAP_ADDR_LO 0x8000033 2006 #define ixD3F2_MSI_MAP_ADDR_HI 0x8000034 2007 #define ixD3F2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x8000040 2008 #define ixD3F2_PCIE_VENDOR_SPECIFIC_HDR 0x8000041 2009 #define ixD3F2_PCIE_VENDOR_SPECIFIC1 0x8000042 2010 #define ixD3F2_PCIE_VENDOR_SPECIFIC2 0x8000043 2011 #define ixD3F2_PCIE_VC_ENH_CAP_LIST 0x8000044 2012 #define ixD3F2_PCIE_PORT_VC_CAP_REG1 0x8000045 2013 #define ixD3F2_PCIE_PORT_VC_CAP_REG2 0x8000046 2014 #define ixD3F2_PCIE_PORT_VC_CNTL 0x8000047 2015 #define ixD3F2_PCIE_PORT_VC_STATUS 0x8000047 2016 #define ixD3F2_PCIE_VC0_RESOURCE_CAP 0x8000048 2017 #define ixD3F2_PCIE_VC0_RESOURCE_CNTL 0x8000049 2018 #define ixD3F2_PCIE_VC0_RESOURCE_STATUS 0x800004a 2019 #define ixD3F2_PCIE_VC1_RESOURCE_CAP 0x800004b 2020 #define ixD3F2_PCIE_VC1_RESOURCE_CNTL 0x800004c 2021 #define ixD3F2_PCIE_VC1_RESOURCE_STATUS 0x800004d 2022 #define ixD3F2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x8000050 2023 #define ixD3F2_PCIE_DEV_SERIAL_NUM_DW1 0x8000051 2024 #define ixD3F2_PCIE_DEV_SERIAL_NUM_DW2 0x8000052 2025 #define ixD3F2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x8000054 2026 #define ixD3F2_PCIE_UNCORR_ERR_STATUS 0x8000055 2027 #define ixD3F2_PCIE_UNCORR_ERR_MASK 0x8000056 2028 #define ixD3F2_PCIE_UNCORR_ERR_SEVERITY 0x8000057 2029 #define ixD3F2_PCIE_CORR_ERR_STATUS 0x8000058 2030 #define ixD3F2_PCIE_CORR_ERR_MASK 0x8000059 2031 #define ixD3F2_PCIE_ADV_ERR_CAP_CNTL 0x800005a 2032 #define ixD3F2_PCIE_HDR_LOG0 0x800005b 2033 #define ixD3F2_PCIE_HDR_LOG1 0x800005c 2034 #define ixD3F2_PCIE_HDR_LOG2 0x800005d 2035 #define ixD3F2_PCIE_HDR_LOG3 0x800005e 2036 #define ixD3F2_PCIE_ROOT_ERR_CMD 0x800005f 2037 #define ixD3F2_PCIE_ROOT_ERR_STATUS 0x8000060 2038 #define ixD3F2_PCIE_ERR_SRC_ID 0x8000061 2039 #define ixD3F2_PCIE_TLP_PREFIX_LOG0 0x8000062 2040 #define ixD3F2_PCIE_TLP_PREFIX_LOG1 0x8000063 2041 #define ixD3F2_PCIE_TLP_PREFIX_LOG2 0x8000064 2042 #define ixD3F2_PCIE_TLP_PREFIX_LOG3 0x8000065 2043 #define ixD3F2_PCIE_SECONDARY_ENH_CAP_LIST 0x800009c 2044 #define ixD3F2_PCIE_LINK_CNTL3 0x800009d 2045 #define ixD3F2_PCIE_LANE_ERROR_STATUS 0x800009e 2046 #define ixD3F2_PCIE_LANE_0_EQUALIZATION_CNTL 0x800009f 2047 #define ixD3F2_PCIE_LANE_1_EQUALIZATION_CNTL 0x800009f 2048 #define ixD3F2_PCIE_LANE_2_EQUALIZATION_CNTL 0x80000a0 2049 #define ixD3F2_PCIE_LANE_3_EQUALIZATION_CNTL 0x80000a0 2050 #define ixD3F2_PCIE_LANE_4_EQUALIZATION_CNTL 0x80000a1 2051 #define ixD3F2_PCIE_LANE_5_EQUALIZATION_CNTL 0x80000a1 2052 #define ixD3F2_PCIE_LANE_6_EQUALIZATION_CNTL 0x80000a2 2053 #define ixD3F2_PCIE_LANE_7_EQUALIZATION_CNTL 0x80000a2 2054 #define ixD3F2_PCIE_LANE_8_EQUALIZATION_CNTL 0x80000a3 2055 #define ixD3F2_PCIE_LANE_9_EQUALIZATION_CNTL 0x80000a3 2056 #define ixD3F2_PCIE_LANE_10_EQUALIZATION_CNTL 0x80000a4 2057 #define ixD3F2_PCIE_LANE_11_EQUALIZATION_CNTL 0x80000a4 2058 #define ixD3F2_PCIE_LANE_12_EQUALIZATION_CNTL 0x80000a5 2059 #define ixD3F2_PCIE_LANE_13_EQUALIZATION_CNTL 0x80000a5 2060 #define ixD3F2_PCIE_LANE_14_EQUALIZATION_CNTL 0x80000a6 2061 #define ixD3F2_PCIE_LANE_15_EQUALIZATION_CNTL 0x80000a6 2062 #define ixD3F2_PCIE_ACS_ENH_CAP_LIST 0x80000a8 2063 #define ixD3F2_PCIE_ACS_CAP 0x80000a9 2064 #define ixD3F2_PCIE_ACS_CNTL 0x80000a9 2065 #define ixD3F2_PCIE_MC_ENH_CAP_LIST 0x80000bc 2066 #define ixD3F2_PCIE_MC_CAP 0x80000bd 2067 #define ixD3F2_PCIE_MC_CNTL 0x80000bd 2068 #define ixD3F2_PCIE_MC_ADDR0 0x80000be 2069 #define ixD3F2_PCIE_MC_ADDR1 0x80000bf 2070 #define ixD3F2_PCIE_MC_RCV0 0x80000c0 2071 #define ixD3F2_PCIE_MC_RCV1 0x80000c1 2072 #define ixD3F2_PCIE_MC_BLOCK_ALL0 0x80000c2 2073 #define ixD3F2_PCIE_MC_BLOCK_ALL1 0x80000c3 2074 #define ixD3F2_PCIE_MC_BLOCK_UNTRANSLATED_0 0x80000c4 2075 #define ixD3F2_PCIE_MC_BLOCK_UNTRANSLATED_1 0x80000c5 2076 #define ixD3F2_PCIE_MC_OVERLAY_BAR0 0x80000c6 2077 #define ixD3F2_PCIE_MC_OVERLAY_BAR1 0x80000c7 2078 #define ixD3F3_PCIE_PORT_INDEX 0x9000038 2079 #define ixD3F3_PCIE_PORT_DATA 0x9000039 2080 #define ixD3F3_PCIEP_RESERVED 0x0 2081 #define ixD3F3_PCIEP_SCRATCH 0x1 2082 #define ixD3F3_PCIEP_HW_DEBUG 0x2 2083 #define ixD3F3_PCIEP_PORT_CNTL 0x10 2084 #define ixD3F3_PCIE_TX_CNTL 0x20 2085 #define ixD3F3_PCIE_TX_REQUESTER_ID 0x21 2086 #define ixD3F3_PCIE_TX_VENDOR_SPECIFIC 0x22 2087 #define ixD3F3_PCIE_TX_REQUEST_NUM_CNTL 0x23 2088 #define ixD3F3_PCIE_TX_SEQ 0x24 2089 #define ixD3F3_PCIE_TX_REPLAY 0x25 2090 #define ixD3F3_PCIE_TX_ACK_LATENCY_LIMIT 0x26 2091 #define ixD3F3_PCIE_TX_CREDITS_ADVT_P 0x30 2092 #define ixD3F3_PCIE_TX_CREDITS_ADVT_NP 0x31 2093 #define ixD3F3_PCIE_TX_CREDITS_ADVT_CPL 0x32 2094 #define ixD3F3_PCIE_TX_CREDITS_INIT_P 0x33 2095 #define ixD3F3_PCIE_TX_CREDITS_INIT_NP 0x34 2096 #define ixD3F3_PCIE_TX_CREDITS_INIT_CPL 0x35 2097 #define ixD3F3_PCIE_TX_CREDITS_STATUS 0x36 2098 #define ixD3F3_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 2099 #define ixD3F3_PCIE_P_PORT_LANE_STATUS 0x50 2100 #define ixD3F3_PCIE_FC_P 0x60 2101 #define ixD3F3_PCIE_FC_NP 0x61 2102 #define ixD3F3_PCIE_FC_CPL 0x62 2103 #define ixD3F3_PCIE_ERR_CNTL 0x6a 2104 #define ixD3F3_PCIE_RX_CNTL 0x70 2105 #define ixD3F3_PCIE_RX_EXPECTED_SEQNUM 0x71 2106 #define ixD3F3_PCIE_RX_VENDOR_SPECIFIC 0x72 2107 #define ixD3F3_PCIE_RX_CNTL3 0x74 2108 #define ixD3F3_PCIE_RX_CREDITS_ALLOCATED_P 0x80 2109 #define ixD3F3_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 2110 #define ixD3F3_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 2111 #define ixD3F3_PCIEP_ERROR_INJECT_PHYSICAL 0x83 2112 #define ixD3F3_PCIEP_ERROR_INJECT_TRANSACTION 0x84 2113 #define ixD3F3_PCIE_LC_CNTL 0xa0 2114 #define ixD3F3_PCIE_LC_CNTL2 0xb1 2115 #define ixD3F3_PCIE_LC_CNTL3 0xb5 2116 #define ixD3F3_PCIE_LC_CNTL4 0xb6 2117 #define ixD3F3_PCIE_LC_CNTL5 0xb7 2118 #define ixD3F3_PCIE_LC_CNTL6 0xbb 2119 #define ixD3F3_PCIE_LC_BW_CHANGE_CNTL 0xb2 2120 #define ixD3F3_PCIE_LC_TRAINING_CNTL 0xa1 2121 #define ixD3F3_PCIE_LC_LINK_WIDTH_CNTL 0xa2 2122 #define ixD3F3_PCIE_LC_N_FTS_CNTL 0xa3 2123 #define ixD3F3_PCIE_LC_SPEED_CNTL 0xa4 2124 #define ixD3F3_PCIE_LC_CDR_CNTL 0xb3 2125 #define ixD3F3_PCIE_LC_LANE_CNTL 0xb4 2126 #define ixD3F3_PCIE_LC_FORCE_COEFF 0xb8 2127 #define ixD3F3_PCIE_LC_BEST_EQ_SETTINGS 0xb9 2128 #define ixD3F3_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 2129 #define ixD3F3_PCIE_LC_STATE0 0xa5 2130 #define ixD3F3_PCIE_LC_STATE1 0xa6 2131 #define ixD3F3_PCIE_LC_STATE2 0xa7 2132 #define ixD3F3_PCIE_LC_STATE3 0xa8 2133 #define ixD3F3_PCIE_LC_STATE4 0xa9 2134 #define ixD3F3_PCIE_LC_STATE5 0xaa 2135 #define ixD3F3_PCIEP_STRAP_LC 0xc0 2136 #define ixD3F3_PCIEP_STRAP_MISC 0xc1 2137 #define ixD3F3_PCIEP_BCH_ECC_CNTL 0xd0 2138 #define ixD3F3_PCIEP_HPGI_PRIVATE 0xd2 2139 #define ixD3F3_PCIEP_HPGI 0xda 2140 #define ixD3F3_VENDOR_ID 0x9000000 2141 #define ixD3F3_DEVICE_ID 0x9000000 2142 #define ixD3F3_COMMAND 0x9000001 2143 #define ixD3F3_STATUS 0x9000001 2144 #define ixD3F3_REVISION_ID 0x9000002 2145 #define ixD3F3_PROG_INTERFACE 0x9000002 2146 #define ixD3F3_SUB_CLASS 0x9000002 2147 #define ixD3F3_BASE_CLASS 0x9000002 2148 #define ixD3F3_CACHE_LINE 0x9000003 2149 #define ixD3F3_LATENCY 0x9000003 2150 #define ixD3F3_HEADER 0x9000003 2151 #define ixD3F3_BIST 0x9000003 2152 #define ixD3F3_SUB_BUS_NUMBER_LATENCY 0x9000006 2153 #define ixD3F3_IO_BASE_LIMIT 0x9000007 2154 #define ixD3F3_SECONDARY_STATUS 0x9000007 2155 #define ixD3F3_MEM_BASE_LIMIT 0x9000008 2156 #define ixD3F3_PREF_BASE_LIMIT 0x9000009 2157 #define ixD3F3_PREF_BASE_UPPER 0x900000a 2158 #define ixD3F3_PREF_LIMIT_UPPER 0x900000b 2159 #define ixD3F3_IO_BASE_LIMIT_HI 0x900000c 2160 #define ixD3F3_IRQ_BRIDGE_CNTL 0x900000f 2161 #define ixD3F3_CAP_PTR 0x900000d 2162 #define ixD3F3_INTERRUPT_LINE 0x900000f 2163 #define ixD3F3_INTERRUPT_PIN 0x900000f 2164 #define ixD3F3_EXT_BRIDGE_CNTL 0x9000010 2165 #define ixD3F3_PMI_CAP_LIST 0x9000014 2166 #define ixD3F3_PMI_CAP 0x9000014 2167 #define ixD3F3_PMI_STATUS_CNTL 0x9000015 2168 #define ixD3F3_PCIE_CAP_LIST 0x9000016 2169 #define ixD3F3_PCIE_CAP 0x9000016 2170 #define ixD3F3_DEVICE_CAP 0x9000017 2171 #define ixD3F3_DEVICE_CNTL 0x9000018 2172 #define ixD3F3_DEVICE_STATUS 0x9000018 2173 #define ixD3F3_LINK_CAP 0x9000019 2174 #define ixD3F3_LINK_CNTL 0x900001a 2175 #define ixD3F3_LINK_STATUS 0x900001a 2176 #define ixD3F3_SLOT_CAP 0x900001b 2177 #define ixD3F3_SLOT_CNTL 0x900001c 2178 #define ixD3F3_SLOT_STATUS 0x900001c 2179 #define ixD3F3_ROOT_CNTL 0x900001d 2180 #define ixD3F3_ROOT_CAP 0x900001d 2181 #define ixD3F3_ROOT_STATUS 0x900001e 2182 #define ixD3F3_DEVICE_CAP2 0x900001f 2183 #define ixD3F3_DEVICE_CNTL2 0x9000020 2184 #define ixD3F3_DEVICE_STATUS2 0x9000020 2185 #define ixD3F3_LINK_CAP2 0x9000021 2186 #define ixD3F3_LINK_CNTL2 0x9000022 2187 #define ixD3F3_LINK_STATUS2 0x9000022 2188 #define ixD3F3_SLOT_CAP2 0x9000023 2189 #define ixD3F3_SLOT_CNTL2 0x9000024 2190 #define ixD3F3_SLOT_STATUS2 0x9000024 2191 #define ixD3F3_MSI_CAP_LIST 0x9000028 2192 #define ixD3F3_MSI_MSG_CNTL 0x9000028 2193 #define ixD3F3_MSI_MSG_ADDR_LO 0x9000029 2194 #define ixD3F3_MSI_MSG_ADDR_HI 0x900002a 2195 #define ixD3F3_MSI_MSG_DATA_64 0x900002b 2196 #define ixD3F3_MSI_MSG_DATA 0x900002a 2197 #define ixD3F3_SSID_CAP_LIST 0x9000030 2198 #define ixD3F3_SSID_CAP 0x9000031 2199 #define ixD3F3_MSI_MAP_CAP_LIST 0x9000032 2200 #define ixD3F3_MSI_MAP_CAP 0x9000032 2201 #define ixD3F3_MSI_MAP_ADDR_LO 0x9000033 2202 #define ixD3F3_MSI_MAP_ADDR_HI 0x9000034 2203 #define ixD3F3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x9000040 2204 #define ixD3F3_PCIE_VENDOR_SPECIFIC_HDR 0x9000041 2205 #define ixD3F3_PCIE_VENDOR_SPECIFIC1 0x9000042 2206 #define ixD3F3_PCIE_VENDOR_SPECIFIC2 0x9000043 2207 #define ixD3F3_PCIE_VC_ENH_CAP_LIST 0x9000044 2208 #define ixD3F3_PCIE_PORT_VC_CAP_REG1 0x9000045 2209 #define ixD3F3_PCIE_PORT_VC_CAP_REG2 0x9000046 2210 #define ixD3F3_PCIE_PORT_VC_CNTL 0x9000047 2211 #define ixD3F3_PCIE_PORT_VC_STATUS 0x9000047 2212 #define ixD3F3_PCIE_VC0_RESOURCE_CAP 0x9000048 2213 #define ixD3F3_PCIE_VC0_RESOURCE_CNTL 0x9000049 2214 #define ixD3F3_PCIE_VC0_RESOURCE_STATUS 0x900004a 2215 #define ixD3F3_PCIE_VC1_RESOURCE_CAP 0x900004b 2216 #define ixD3F3_PCIE_VC1_RESOURCE_CNTL 0x900004c 2217 #define ixD3F3_PCIE_VC1_RESOURCE_STATUS 0x900004d 2218 #define ixD3F3_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x9000050 2219 #define ixD3F3_PCIE_DEV_SERIAL_NUM_DW1 0x9000051 2220 #define ixD3F3_PCIE_DEV_SERIAL_NUM_DW2 0x9000052 2221 #define ixD3F3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x9000054 2222 #define ixD3F3_PCIE_UNCORR_ERR_STATUS 0x9000055 2223 #define ixD3F3_PCIE_UNCORR_ERR_MASK 0x9000056 2224 #define ixD3F3_PCIE_UNCORR_ERR_SEVERITY 0x9000057 2225 #define ixD3F3_PCIE_CORR_ERR_STATUS 0x9000058 2226 #define ixD3F3_PCIE_CORR_ERR_MASK 0x9000059 2227 #define ixD3F3_PCIE_ADV_ERR_CAP_CNTL 0x900005a 2228 #define ixD3F3_PCIE_HDR_LOG0 0x900005b 2229 #define ixD3F3_PCIE_HDR_LOG1 0x900005c 2230 #define ixD3F3_PCIE_HDR_LOG2 0x900005d 2231 #define ixD3F3_PCIE_HDR_LOG3 0x900005e 2232 #define ixD3F3_PCIE_ROOT_ERR_CMD 0x900005f 2233 #define ixD3F3_PCIE_ROOT_ERR_STATUS 0x9000060 2234 #define ixD3F3_PCIE_ERR_SRC_ID 0x9000061 2235 #define ixD3F3_PCIE_TLP_PREFIX_LOG0 0x9000062 2236 #define ixD3F3_PCIE_TLP_PREFIX_LOG1 0x9000063 2237 #define ixD3F3_PCIE_TLP_PREFIX_LOG2 0x9000064 2238 #define ixD3F3_PCIE_TLP_PREFIX_LOG3 0x9000065 2239 #define ixD3F3_PCIE_SECONDARY_ENH_CAP_LIST 0x900009c 2240 #define ixD3F3_PCIE_LINK_CNTL3 0x900009d 2241 #define ixD3F3_PCIE_LANE_ERROR_STATUS 0x900009e 2242 #define ixD3F3_PCIE_LANE_0_EQUALIZATION_CNTL 0x900009f 2243 #define ixD3F3_PCIE_LANE_1_EQUALIZATION_CNTL 0x900009f 2244 #define ixD3F3_PCIE_LANE_2_EQUALIZATION_CNTL 0x90000a0 2245 #define ixD3F3_PCIE_LANE_3_EQUALIZATION_CNTL 0x90000a0 2246 #define ixD3F3_PCIE_LANE_4_EQUALIZATION_CNTL 0x90000a1 2247 #define ixD3F3_PCIE_LANE_5_EQUALIZATION_CNTL 0x90000a1 2248 #define ixD3F3_PCIE_LANE_6_EQUALIZATION_CNTL 0x90000a2 2249 #define ixD3F3_PCIE_LANE_7_EQUALIZATION_CNTL 0x90000a2 2250 #define ixD3F3_PCIE_LANE_8_EQUALIZATION_CNTL 0x90000a3 2251 #define ixD3F3_PCIE_LANE_9_EQUALIZATION_CNTL 0x90000a3 2252 #define ixD3F3_PCIE_LANE_10_EQUALIZATION_CNTL 0x90000a4 2253 #define ixD3F3_PCIE_LANE_11_EQUALIZATION_CNTL 0x90000a4 2254 #define ixD3F3_PCIE_LANE_12_EQUALIZATION_CNTL 0x90000a5 2255 #define ixD3F3_PCIE_LANE_13_EQUALIZATION_CNTL 0x90000a5 2256 #define ixD3F3_PCIE_LANE_14_EQUALIZATION_CNTL 0x90000a6 2257 #define ixD3F3_PCIE_LANE_15_EQUALIZATION_CNTL 0x90000a6 2258 #define ixD3F3_PCIE_ACS_ENH_CAP_LIST 0x90000a8 2259 #define ixD3F3_PCIE_ACS_CAP 0x90000a9 2260 #define ixD3F3_PCIE_ACS_CNTL 0x90000a9 2261 #define ixD3F3_PCIE_MC_ENH_CAP_LIST 0x90000bc 2262 #define ixD3F3_PCIE_MC_CAP 0x90000bd 2263 #define ixD3F3_PCIE_MC_CNTL 0x90000bd 2264 #define ixD3F3_PCIE_MC_ADDR0 0x90000be 2265 #define ixD3F3_PCIE_MC_ADDR1 0x90000bf 2266 #define ixD3F3_PCIE_MC_RCV0 0x90000c0 2267 #define ixD3F3_PCIE_MC_RCV1 0x90000c1 2268 #define ixD3F3_PCIE_MC_BLOCK_ALL0 0x90000c2 2269 #define ixD3F3_PCIE_MC_BLOCK_ALL1 0x90000c3 2270 #define ixD3F3_PCIE_MC_BLOCK_UNTRANSLATED_0 0x90000c4 2271 #define ixD3F3_PCIE_MC_BLOCK_UNTRANSLATED_1 0x90000c5 2272 #define ixD3F3_PCIE_MC_OVERLAY_BAR0 0x90000c6 2273 #define ixD3F3_PCIE_MC_OVERLAY_BAR1 0x90000c7 2274 #define ixD3F4_PCIE_PORT_INDEX 0xa000038 2275 #define ixD3F4_PCIE_PORT_DATA 0xa000039 2276 #define ixD3F4_PCIEP_RESERVED 0x0 2277 #define ixD3F4_PCIEP_SCRATCH 0x1 2278 #define ixD3F4_PCIEP_HW_DEBUG 0x2 2279 #define ixD3F4_PCIEP_PORT_CNTL 0x10 2280 #define ixD3F4_PCIE_TX_CNTL 0x20 2281 #define ixD3F4_PCIE_TX_REQUESTER_ID 0x21 2282 #define ixD3F4_PCIE_TX_VENDOR_SPECIFIC 0x22 2283 #define ixD3F4_PCIE_TX_REQUEST_NUM_CNTL 0x23 2284 #define ixD3F4_PCIE_TX_SEQ 0x24 2285 #define ixD3F4_PCIE_TX_REPLAY 0x25 2286 #define ixD3F4_PCIE_TX_ACK_LATENCY_LIMIT 0x26 2287 #define ixD3F4_PCIE_TX_CREDITS_ADVT_P 0x30 2288 #define ixD3F4_PCIE_TX_CREDITS_ADVT_NP 0x31 2289 #define ixD3F4_PCIE_TX_CREDITS_ADVT_CPL 0x32 2290 #define ixD3F4_PCIE_TX_CREDITS_INIT_P 0x33 2291 #define ixD3F4_PCIE_TX_CREDITS_INIT_NP 0x34 2292 #define ixD3F4_PCIE_TX_CREDITS_INIT_CPL 0x35 2293 #define ixD3F4_PCIE_TX_CREDITS_STATUS 0x36 2294 #define ixD3F4_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 2295 #define ixD3F4_PCIE_P_PORT_LANE_STATUS 0x50 2296 #define ixD3F4_PCIE_FC_P 0x60 2297 #define ixD3F4_PCIE_FC_NP 0x61 2298 #define ixD3F4_PCIE_FC_CPL 0x62 2299 #define ixD3F4_PCIE_ERR_CNTL 0x6a 2300 #define ixD3F4_PCIE_RX_CNTL 0x70 2301 #define ixD3F4_PCIE_RX_EXPECTED_SEQNUM 0x71 2302 #define ixD3F4_PCIE_RX_VENDOR_SPECIFIC 0x72 2303 #define ixD3F4_PCIE_RX_CNTL3 0x74 2304 #define ixD3F4_PCIE_RX_CREDITS_ALLOCATED_P 0x80 2305 #define ixD3F4_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 2306 #define ixD3F4_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 2307 #define ixD3F4_PCIEP_ERROR_INJECT_PHYSICAL 0x83 2308 #define ixD3F4_PCIEP_ERROR_INJECT_TRANSACTION 0x84 2309 #define ixD3F4_PCIE_LC_CNTL 0xa0 2310 #define ixD3F4_PCIE_LC_CNTL2 0xb1 2311 #define ixD3F4_PCIE_LC_CNTL3 0xb5 2312 #define ixD3F4_PCIE_LC_CNTL4 0xb6 2313 #define ixD3F4_PCIE_LC_CNTL5 0xb7 2314 #define ixD3F4_PCIE_LC_CNTL6 0xbb 2315 #define ixD3F4_PCIE_LC_BW_CHANGE_CNTL 0xb2 2316 #define ixD3F4_PCIE_LC_TRAINING_CNTL 0xa1 2317 #define ixD3F4_PCIE_LC_LINK_WIDTH_CNTL 0xa2 2318 #define ixD3F4_PCIE_LC_N_FTS_CNTL 0xa3 2319 #define ixD3F4_PCIE_LC_SPEED_CNTL 0xa4 2320 #define ixD3F4_PCIE_LC_CDR_CNTL 0xb3 2321 #define ixD3F4_PCIE_LC_LANE_CNTL 0xb4 2322 #define ixD3F4_PCIE_LC_FORCE_COEFF 0xb8 2323 #define ixD3F4_PCIE_LC_BEST_EQ_SETTINGS 0xb9 2324 #define ixD3F4_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 2325 #define ixD3F4_PCIE_LC_STATE0 0xa5 2326 #define ixD3F4_PCIE_LC_STATE1 0xa6 2327 #define ixD3F4_PCIE_LC_STATE2 0xa7 2328 #define ixD3F4_PCIE_LC_STATE3 0xa8 2329 #define ixD3F4_PCIE_LC_STATE4 0xa9 2330 #define ixD3F4_PCIE_LC_STATE5 0xaa 2331 #define ixD3F4_PCIEP_STRAP_LC 0xc0 2332 #define ixD3F4_PCIEP_STRAP_MISC 0xc1 2333 #define ixD3F4_PCIEP_BCH_ECC_CNTL 0xd0 2334 #define ixD3F4_PCIEP_HPGI_PRIVATE 0xd2 2335 #define ixD3F4_PCIEP_HPGI 0xda 2336 #define ixD3F4_VENDOR_ID 0xa000000 2337 #define ixD3F4_DEVICE_ID 0xa000000 2338 #define ixD3F4_COMMAND 0xa000001 2339 #define ixD3F4_STATUS 0xa000001 2340 #define ixD3F4_REVISION_ID 0xa000002 2341 #define ixD3F4_PROG_INTERFACE 0xa000002 2342 #define ixD3F4_SUB_CLASS 0xa000002 2343 #define ixD3F4_BASE_CLASS 0xa000002 2344 #define ixD3F4_CACHE_LINE 0xa000003 2345 #define ixD3F4_LATENCY 0xa000003 2346 #define ixD3F4_HEADER 0xa000003 2347 #define ixD3F4_BIST 0xa000003 2348 #define ixD3F4_SUB_BUS_NUMBER_LATENCY 0xa000006 2349 #define ixD3F4_IO_BASE_LIMIT 0xa000007 2350 #define ixD3F4_SECONDARY_STATUS 0xa000007 2351 #define ixD3F4_MEM_BASE_LIMIT 0xa000008 2352 #define ixD3F4_PREF_BASE_LIMIT 0xa000009 2353 #define ixD3F4_PREF_BASE_UPPER 0xa00000a 2354 #define ixD3F4_PREF_LIMIT_UPPER 0xa00000b 2355 #define ixD3F4_IO_BASE_LIMIT_HI 0xa00000c 2356 #define ixD3F4_IRQ_BRIDGE_CNTL 0xa00000f 2357 #define ixD3F4_CAP_PTR 0xa00000d 2358 #define ixD3F4_INTERRUPT_LINE 0xa00000f 2359 #define ixD3F4_INTERRUPT_PIN 0xa00000f 2360 #define ixD3F4_EXT_BRIDGE_CNTL 0xa000010 2361 #define ixD3F4_PMI_CAP_LIST 0xa000014 2362 #define ixD3F4_PMI_CAP 0xa000014 2363 #define ixD3F4_PMI_STATUS_CNTL 0xa000015 2364 #define ixD3F4_PCIE_CAP_LIST 0xa000016 2365 #define ixD3F4_PCIE_CAP 0xa000016 2366 #define ixD3F4_DEVICE_CAP 0xa000017 2367 #define ixD3F4_DEVICE_CNTL 0xa000018 2368 #define ixD3F4_DEVICE_STATUS 0xa000018 2369 #define ixD3F4_LINK_CAP 0xa000019 2370 #define ixD3F4_LINK_CNTL 0xa00001a 2371 #define ixD3F4_LINK_STATUS 0xa00001a 2372 #define ixD3F4_SLOT_CAP 0xa00001b 2373 #define ixD3F4_SLOT_CNTL 0xa00001c 2374 #define ixD3F4_SLOT_STATUS 0xa00001c 2375 #define ixD3F4_ROOT_CNTL 0xa00001d 2376 #define ixD3F4_ROOT_CAP 0xa00001d 2377 #define ixD3F4_ROOT_STATUS 0xa00001e 2378 #define ixD3F4_DEVICE_CAP2 0xa00001f 2379 #define ixD3F4_DEVICE_CNTL2 0xa000020 2380 #define ixD3F4_DEVICE_STATUS2 0xa000020 2381 #define ixD3F4_LINK_CAP2 0xa000021 2382 #define ixD3F4_LINK_CNTL2 0xa000022 2383 #define ixD3F4_LINK_STATUS2 0xa000022 2384 #define ixD3F4_SLOT_CAP2 0xa000023 2385 #define ixD3F4_SLOT_CNTL2 0xa000024 2386 #define ixD3F4_SLOT_STATUS2 0xa000024 2387 #define ixD3F4_MSI_CAP_LIST 0xa000028 2388 #define ixD3F4_MSI_MSG_CNTL 0xa000028 2389 #define ixD3F4_MSI_MSG_ADDR_LO 0xa000029 2390 #define ixD3F4_MSI_MSG_ADDR_HI 0xa00002a 2391 #define ixD3F4_MSI_MSG_DATA_64 0xa00002b 2392 #define ixD3F4_MSI_MSG_DATA 0xa00002a 2393 #define ixD3F4_SSID_CAP_LIST 0xa000030 2394 #define ixD3F4_SSID_CAP 0xa000031 2395 #define ixD3F4_MSI_MAP_CAP_LIST 0xa000032 2396 #define ixD3F4_MSI_MAP_CAP 0xa000032 2397 #define ixD3F4_MSI_MAP_ADDR_LO 0xa000033 2398 #define ixD3F4_MSI_MAP_ADDR_HI 0xa000034 2399 #define ixD3F4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0xa000040 2400 #define ixD3F4_PCIE_VENDOR_SPECIFIC_HDR 0xa000041 2401 #define ixD3F4_PCIE_VENDOR_SPECIFIC1 0xa000042 2402 #define ixD3F4_PCIE_VENDOR_SPECIFIC2 0xa000043 2403 #define ixD3F4_PCIE_VC_ENH_CAP_LIST 0xa000044 2404 #define ixD3F4_PCIE_PORT_VC_CAP_REG1 0xa000045 2405 #define ixD3F4_PCIE_PORT_VC_CAP_REG2 0xa000046 2406 #define ixD3F4_PCIE_PORT_VC_CNTL 0xa000047 2407 #define ixD3F4_PCIE_PORT_VC_STATUS 0xa000047 2408 #define ixD3F4_PCIE_VC0_RESOURCE_CAP 0xa000048 2409 #define ixD3F4_PCIE_VC0_RESOURCE_CNTL 0xa000049 2410 #define ixD3F4_PCIE_VC0_RESOURCE_STATUS 0xa00004a 2411 #define ixD3F4_PCIE_VC1_RESOURCE_CAP 0xa00004b 2412 #define ixD3F4_PCIE_VC1_RESOURCE_CNTL 0xa00004c 2413 #define ixD3F4_PCIE_VC1_RESOURCE_STATUS 0xa00004d 2414 #define ixD3F4_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0xa000050 2415 #define ixD3F4_PCIE_DEV_SERIAL_NUM_DW1 0xa000051 2416 #define ixD3F4_PCIE_DEV_SERIAL_NUM_DW2 0xa000052 2417 #define ixD3F4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0xa000054 2418 #define ixD3F4_PCIE_UNCORR_ERR_STATUS 0xa000055 2419 #define ixD3F4_PCIE_UNCORR_ERR_MASK 0xa000056 2420 #define ixD3F4_PCIE_UNCORR_ERR_SEVERITY 0xa000057 2421 #define ixD3F4_PCIE_CORR_ERR_STATUS 0xa000058 2422 #define ixD3F4_PCIE_CORR_ERR_MASK 0xa000059 2423 #define ixD3F4_PCIE_ADV_ERR_CAP_CNTL 0xa00005a 2424 #define ixD3F4_PCIE_HDR_LOG0 0xa00005b 2425 #define ixD3F4_PCIE_HDR_LOG1 0xa00005c 2426 #define ixD3F4_PCIE_HDR_LOG2 0xa00005d 2427 #define ixD3F4_PCIE_HDR_LOG3 0xa00005e 2428 #define ixD3F4_PCIE_ROOT_ERR_CMD 0xa00005f 2429 #define ixD3F4_PCIE_ROOT_ERR_STATUS 0xa000060 2430 #define ixD3F4_PCIE_ERR_SRC_ID 0xa000061 2431 #define ixD3F4_PCIE_TLP_PREFIX_LOG0 0xa000062 2432 #define ixD3F4_PCIE_TLP_PREFIX_LOG1 0xa000063 2433 #define ixD3F4_PCIE_TLP_PREFIX_LOG2 0xa000064 2434 #define ixD3F4_PCIE_TLP_PREFIX_LOG3 0xa000065 2435 #define ixD3F4_PCIE_SECONDARY_ENH_CAP_LIST 0xa00009c 2436 #define ixD3F4_PCIE_LINK_CNTL3 0xa00009d 2437 #define ixD3F4_PCIE_LANE_ERROR_STATUS 0xa00009e 2438 #define ixD3F4_PCIE_LANE_0_EQUALIZATION_CNTL 0xa00009f 2439 #define ixD3F4_PCIE_LANE_1_EQUALIZATION_CNTL 0xa00009f 2440 #define ixD3F4_PCIE_LANE_2_EQUALIZATION_CNTL 0xa0000a0 2441 #define ixD3F4_PCIE_LANE_3_EQUALIZATION_CNTL 0xa0000a0 2442 #define ixD3F4_PCIE_LANE_4_EQUALIZATION_CNTL 0xa0000a1 2443 #define ixD3F4_PCIE_LANE_5_EQUALIZATION_CNTL 0xa0000a1 2444 #define ixD3F4_PCIE_LANE_6_EQUALIZATION_CNTL 0xa0000a2 2445 #define ixD3F4_PCIE_LANE_7_EQUALIZATION_CNTL 0xa0000a2 2446 #define ixD3F4_PCIE_LANE_8_EQUALIZATION_CNTL 0xa0000a3 2447 #define ixD3F4_PCIE_LANE_9_EQUALIZATION_CNTL 0xa0000a3 2448 #define ixD3F4_PCIE_LANE_10_EQUALIZATION_CNTL 0xa0000a4 2449 #define ixD3F4_PCIE_LANE_11_EQUALIZATION_CNTL 0xa0000a4 2450 #define ixD3F4_PCIE_LANE_12_EQUALIZATION_CNTL 0xa0000a5 2451 #define ixD3F4_PCIE_LANE_13_EQUALIZATION_CNTL 0xa0000a5 2452 #define ixD3F4_PCIE_LANE_14_EQUALIZATION_CNTL 0xa0000a6 2453 #define ixD3F4_PCIE_LANE_15_EQUALIZATION_CNTL 0xa0000a6 2454 #define ixD3F4_PCIE_ACS_ENH_CAP_LIST 0xa0000a8 2455 #define ixD3F4_PCIE_ACS_CAP 0xa0000a9 2456 #define ixD3F4_PCIE_ACS_CNTL 0xa0000a9 2457 #define ixD3F4_PCIE_MC_ENH_CAP_LIST 0xa0000bc 2458 #define ixD3F4_PCIE_MC_CAP 0xa0000bd 2459 #define ixD3F4_PCIE_MC_CNTL 0xa0000bd 2460 #define ixD3F4_PCIE_MC_ADDR0 0xa0000be 2461 #define ixD3F4_PCIE_MC_ADDR1 0xa0000bf 2462 #define ixD3F4_PCIE_MC_RCV0 0xa0000c0 2463 #define ixD3F4_PCIE_MC_RCV1 0xa0000c1 2464 #define ixD3F4_PCIE_MC_BLOCK_ALL0 0xa0000c2 2465 #define ixD3F4_PCIE_MC_BLOCK_ALL1 0xa0000c3 2466 #define ixD3F4_PCIE_MC_BLOCK_UNTRANSLATED_0 0xa0000c4 2467 #define ixD3F4_PCIE_MC_BLOCK_UNTRANSLATED_1 0xa0000c5 2468 #define ixD3F4_PCIE_MC_OVERLAY_BAR0 0xa0000c6 2469 #define ixD3F4_PCIE_MC_OVERLAY_BAR1 0xa0000c7 2470 #define ixD3F5_PCIE_PORT_INDEX 0xb000038 2471 #define ixD3F5_PCIE_PORT_DATA 0xb000039 2472 #define ixD3F5_PCIEP_RESERVED 0x0 2473 #define ixD3F5_PCIEP_SCRATCH 0x1 2474 #define ixD3F5_PCIEP_HW_DEBUG 0x2 2475 #define ixD3F5_PCIEP_PORT_CNTL 0x10 2476 #define ixD3F5_PCIE_TX_CNTL 0x20 2477 #define ixD3F5_PCIE_TX_REQUESTER_ID 0x21 2478 #define ixD3F5_PCIE_TX_VENDOR_SPECIFIC 0x22 2479 #define ixD3F5_PCIE_TX_REQUEST_NUM_CNTL 0x23 2480 #define ixD3F5_PCIE_TX_SEQ 0x24 2481 #define ixD3F5_PCIE_TX_REPLAY 0x25 2482 #define ixD3F5_PCIE_TX_ACK_LATENCY_LIMIT 0x26 2483 #define ixD3F5_PCIE_TX_CREDITS_ADVT_P 0x30 2484 #define ixD3F5_PCIE_TX_CREDITS_ADVT_NP 0x31 2485 #define ixD3F5_PCIE_TX_CREDITS_ADVT_CPL 0x32 2486 #define ixD3F5_PCIE_TX_CREDITS_INIT_P 0x33 2487 #define ixD3F5_PCIE_TX_CREDITS_INIT_NP 0x34 2488 #define ixD3F5_PCIE_TX_CREDITS_INIT_CPL 0x35 2489 #define ixD3F5_PCIE_TX_CREDITS_STATUS 0x36 2490 #define ixD3F5_PCIE_TX_CREDITS_FCU_THRESHOLD 0x37 2491 #define ixD3F5_PCIE_P_PORT_LANE_STATUS 0x50 2492 #define ixD3F5_PCIE_FC_P 0x60 2493 #define ixD3F5_PCIE_FC_NP 0x61 2494 #define ixD3F5_PCIE_FC_CPL 0x62 2495 #define ixD3F5_PCIE_ERR_CNTL 0x6a 2496 #define ixD3F5_PCIE_RX_CNTL 0x70 2497 #define ixD3F5_PCIE_RX_EXPECTED_SEQNUM 0x71 2498 #define ixD3F5_PCIE_RX_VENDOR_SPECIFIC 0x72 2499 #define ixD3F5_PCIE_RX_CNTL3 0x74 2500 #define ixD3F5_PCIE_RX_CREDITS_ALLOCATED_P 0x80 2501 #define ixD3F5_PCIE_RX_CREDITS_ALLOCATED_NP 0x81 2502 #define ixD3F5_PCIE_RX_CREDITS_ALLOCATED_CPL 0x82 2503 #define ixD3F5_PCIEP_ERROR_INJECT_PHYSICAL 0x83 2504 #define ixD3F5_PCIEP_ERROR_INJECT_TRANSACTION 0x84 2505 #define ixD3F5_PCIE_LC_CNTL 0xa0 2506 #define ixD3F5_PCIE_LC_CNTL2 0xb1 2507 #define ixD3F5_PCIE_LC_CNTL3 0xb5 2508 #define ixD3F5_PCIE_LC_CNTL4 0xb6 2509 #define ixD3F5_PCIE_LC_CNTL5 0xb7 2510 #define ixD3F5_PCIE_LC_CNTL6 0xbb 2511 #define ixD3F5_PCIE_LC_BW_CHANGE_CNTL 0xb2 2512 #define ixD3F5_PCIE_LC_TRAINING_CNTL 0xa1 2513 #define ixD3F5_PCIE_LC_LINK_WIDTH_CNTL 0xa2 2514 #define ixD3F5_PCIE_LC_N_FTS_CNTL 0xa3 2515 #define ixD3F5_PCIE_LC_SPEED_CNTL 0xa4 2516 #define ixD3F5_PCIE_LC_CDR_CNTL 0xb3 2517 #define ixD3F5_PCIE_LC_LANE_CNTL 0xb4 2518 #define ixD3F5_PCIE_LC_FORCE_COEFF 0xb8 2519 #define ixD3F5_PCIE_LC_BEST_EQ_SETTINGS 0xb9 2520 #define ixD3F5_PCIE_LC_FORCE_EQ_REQ_COEFF 0xba 2521 #define ixD3F5_PCIE_LC_STATE0 0xa5 2522 #define ixD3F5_PCIE_LC_STATE1 0xa6 2523 #define ixD3F5_PCIE_LC_STATE2 0xa7 2524 #define ixD3F5_PCIE_LC_STATE3 0xa8 2525 #define ixD3F5_PCIE_LC_STATE4 0xa9 2526 #define ixD3F5_PCIE_LC_STATE5 0xaa 2527 #define ixD3F5_PCIEP_STRAP_LC 0xc0 2528 #define ixD3F5_PCIEP_STRAP_MISC 0xc1 2529 #define ixD3F5_PCIEP_BCH_ECC_CNTL 0xd0 2530 #define ixD3F5_PCIEP_HPGI_PRIVATE 0xd2 2531 #define ixD3F5_PCIEP_HPGI 0xda 2532 #define ixD3F5_VENDOR_ID 0xb000000 2533 #define ixD3F5_DEVICE_ID 0xb000000 2534 #define ixD3F5_COMMAND 0xb000001 2535 #define ixD3F5_STATUS 0xb000001 2536 #define ixD3F5_REVISION_ID 0xb000002 2537 #define ixD3F5_PROG_INTERFACE 0xb000002 2538 #define ixD3F5_SUB_CLASS 0xb000002 2539 #define ixD3F5_BASE_CLASS 0xb000002 2540 #define ixD3F5_CACHE_LINE 0xb000003 2541 #define ixD3F5_LATENCY 0xb000003 2542 #define ixD3F5_HEADER 0xb000003 2543 #define ixD3F5_BIST 0xb000003 2544 #define ixD3F5_SUB_BUS_NUMBER_LATENCY 0xb000006 2545 #define ixD3F5_IO_BASE_LIMIT 0xb000007 2546 #define ixD3F5_SECONDARY_STATUS 0xb000007 2547 #define ixD3F5_MEM_BASE_LIMIT 0xb000008 2548 #define ixD3F5_PREF_BASE_LIMIT 0xb000009 2549 #define ixD3F5_PREF_BASE_UPPER 0xb00000a 2550 #define ixD3F5_PREF_LIMIT_UPPER 0xb00000b 2551 #define ixD3F5_IO_BASE_LIMIT_HI 0xb00000c 2552 #define ixD3F5_IRQ_BRIDGE_CNTL 0xb00000f 2553 #define ixD3F5_CAP_PTR 0xb00000d 2554 #define ixD3F5_INTERRUPT_LINE 0xb00000f 2555 #define ixD3F5_INTERRUPT_PIN 0xb00000f 2556 #define ixD3F5_EXT_BRIDGE_CNTL 0xb000010 2557 #define ixD3F5_PMI_CAP_LIST 0xb000014 2558 #define ixD3F5_PMI_CAP 0xb000014 2559 #define ixD3F5_PMI_STATUS_CNTL 0xb000015 2560 #define ixD3F5_PCIE_CAP_LIST 0xb000016 2561 #define ixD3F5_PCIE_CAP 0xb000016 2562 #define ixD3F5_DEVICE_CAP 0xb000017 2563 #define ixD3F5_DEVICE_CNTL 0xb000018 2564 #define ixD3F5_DEVICE_STATUS 0xb000018 2565 #define ixD3F5_LINK_CAP 0xb000019 2566 #define ixD3F5_LINK_CNTL 0xb00001a 2567 #define ixD3F5_LINK_STATUS 0xb00001a 2568 #define ixD3F5_SLOT_CAP 0xb00001b 2569 #define ixD3F5_SLOT_CNTL 0xb00001c 2570 #define ixD3F5_SLOT_STATUS 0xb00001c 2571 #define ixD3F5_ROOT_CNTL 0xb00001d 2572 #define ixD3F5_ROOT_CAP 0xb00001d 2573 #define ixD3F5_ROOT_STATUS 0xb00001e 2574 #define ixD3F5_DEVICE_CAP2 0xb00001f 2575 #define ixD3F5_DEVICE_CNTL2 0xb000020 2576 #define ixD3F5_DEVICE_STATUS2 0xb000020 2577 #define ixD3F5_LINK_CAP2 0xb000021 2578 #define ixD3F5_LINK_CNTL2 0xb000022 2579 #define ixD3F5_LINK_STATUS2 0xb000022 2580 #define ixD3F5_SLOT_CAP2 0xb000023 2581 #define ixD3F5_SLOT_CNTL2 0xb000024 2582 #define ixD3F5_SLOT_STATUS2 0xb000024 2583 #define ixD3F5_MSI_CAP_LIST 0xb000028 2584 #define ixD3F5_MSI_MSG_CNTL 0xb000028 2585 #define ixD3F5_MSI_MSG_ADDR_LO 0xb000029 2586 #define ixD3F5_MSI_MSG_ADDR_HI 0xb00002a 2587 #define ixD3F5_MSI_MSG_DATA_64 0xb00002b 2588 #define ixD3F5_MSI_MSG_DATA 0xb00002a 2589 #define ixD3F5_SSID_CAP_LIST 0xb000030 2590 #define ixD3F5_SSID_CAP 0xb000031 2591 #define ixD3F5_MSI_MAP_CAP_LIST 0xb000032 2592 #define ixD3F5_MSI_MAP_CAP 0xb000032 2593 #define ixD3F5_MSI_MAP_ADDR_LO 0xb000033 2594 #define ixD3F5_MSI_MAP_ADDR_HI 0xb000034 2595 #define ixD3F5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0xb000040 2596 #define ixD3F5_PCIE_VENDOR_SPECIFIC_HDR 0xb000041 2597 #define ixD3F5_PCIE_VENDOR_SPECIFIC1 0xb000042 2598 #define ixD3F5_PCIE_VENDOR_SPECIFIC2 0xb000043 2599 #define ixD3F5_PCIE_VC_ENH_CAP_LIST 0xb000044 2600 #define ixD3F5_PCIE_PORT_VC_CAP_REG1 0xb000045 2601 #define ixD3F5_PCIE_PORT_VC_CAP_REG2 0xb000046 2602 #define ixD3F5_PCIE_PORT_VC_CNTL 0xb000047 2603 #define ixD3F5_PCIE_PORT_VC_STATUS 0xb000047 2604 #define ixD3F5_PCIE_VC0_RESOURCE_CAP 0xb000048 2605 #define ixD3F5_PCIE_VC0_RESOURCE_CNTL 0xb000049 2606 #define ixD3F5_PCIE_VC0_RESOURCE_STATUS 0xb00004a 2607 #define ixD3F5_PCIE_VC1_RESOURCE_CAP 0xb00004b 2608 #define ixD3F5_PCIE_VC1_RESOURCE_CNTL 0xb00004c 2609 #define ixD3F5_PCIE_VC1_RESOURCE_STATUS 0xb00004d 2610 #define ixD3F5_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0xb000050 2611 #define ixD3F5_PCIE_DEV_SERIAL_NUM_DW1 0xb000051 2612 #define ixD3F5_PCIE_DEV_SERIAL_NUM_DW2 0xb000052 2613 #define ixD3F5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0xb000054 2614 #define ixD3F5_PCIE_UNCORR_ERR_STATUS 0xb000055 2615 #define ixD3F5_PCIE_UNCORR_ERR_MASK 0xb000056 2616 #define ixD3F5_PCIE_UNCORR_ERR_SEVERITY 0xb000057 2617 #define ixD3F5_PCIE_CORR_ERR_STATUS 0xb000058 2618 #define ixD3F5_PCIE_CORR_ERR_MASK 0xb000059 2619 #define ixD3F5_PCIE_ADV_ERR_CAP_CNTL 0xb00005a 2620 #define ixD3F5_PCIE_HDR_LOG0 0xb00005b 2621 #define ixD3F5_PCIE_HDR_LOG1 0xb00005c 2622 #define ixD3F5_PCIE_HDR_LOG2 0xb00005d 2623 #define ixD3F5_PCIE_HDR_LOG3 0xb00005e 2624 #define ixD3F5_PCIE_ROOT_ERR_CMD 0xb00005f 2625 #define ixD3F5_PCIE_ROOT_ERR_STATUS 0xb000060 2626 #define ixD3F5_PCIE_ERR_SRC_ID 0xb000061 2627 #define ixD3F5_PCIE_TLP_PREFIX_LOG0 0xb000062 2628 #define ixD3F5_PCIE_TLP_PREFIX_LOG1 0xb000063 2629 #define ixD3F5_PCIE_TLP_PREFIX_LOG2 0xb000064 2630 #define ixD3F5_PCIE_TLP_PREFIX_LOG3 0xb000065 2631 #define ixD3F5_PCIE_SECONDARY_ENH_CAP_LIST 0xb00009c 2632 #define ixD3F5_PCIE_LINK_CNTL3 0xb00009d 2633 #define ixD3F5_PCIE_LANE_ERROR_STATUS 0xb00009e 2634 #define ixD3F5_PCIE_LANE_0_EQUALIZATION_CNTL 0xb00009f 2635 #define ixD3F5_PCIE_LANE_1_EQUALIZATION_CNTL 0xb00009f 2636 #define ixD3F5_PCIE_LANE_2_EQUALIZATION_CNTL 0xb0000a0 2637 #define ixD3F5_PCIE_LANE_3_EQUALIZATION_CNTL 0xb0000a0 2638 #define ixD3F5_PCIE_LANE_4_EQUALIZATION_CNTL 0xb0000a1 2639 #define ixD3F5_PCIE_LANE_5_EQUALIZATION_CNTL 0xb0000a1 2640 #define ixD3F5_PCIE_LANE_6_EQUALIZATION_CNTL 0xb0000a2 2641 #define ixD3F5_PCIE_LANE_7_EQUALIZATION_CNTL 0xb0000a2 2642 #define ixD3F5_PCIE_LANE_8_EQUALIZATION_CNTL 0xb0000a3 2643 #define ixD3F5_PCIE_LANE_9_EQUALIZATION_CNTL 0xb0000a3 2644 #define ixD3F5_PCIE_LANE_10_EQUALIZATION_CNTL 0xb0000a4 2645 #define ixD3F5_PCIE_LANE_11_EQUALIZATION_CNTL 0xb0000a4 2646 #define ixD3F5_PCIE_LANE_12_EQUALIZATION_CNTL 0xb0000a5 2647 #define ixD3F5_PCIE_LANE_13_EQUALIZATION_CNTL 0xb0000a5 2648 #define ixD3F5_PCIE_LANE_14_EQUALIZATION_CNTL 0xb0000a6 2649 #define ixD3F5_PCIE_LANE_15_EQUALIZATION_CNTL 0xb0000a6 2650 #define ixD3F5_PCIE_ACS_ENH_CAP_LIST 0xb0000a8 2651 #define ixD3F5_PCIE_ACS_CAP 0xb0000a9 2652 #define ixD3F5_PCIE_ACS_CNTL 0xb0000a9 2653 #define ixD3F5_PCIE_MC_ENH_CAP_LIST 0xb0000bc 2654 #define ixD3F5_PCIE_MC_CAP 0xb0000bd 2655 #define ixD3F5_PCIE_MC_CNTL 0xb0000bd 2656 #define ixD3F5_PCIE_MC_ADDR0 0xb0000be 2657 #define ixD3F5_PCIE_MC_ADDR1 0xb0000bf 2658 #define ixD3F5_PCIE_MC_RCV0 0xb0000c0 2659 #define ixD3F5_PCIE_MC_RCV1 0xb0000c1 2660 #define ixD3F5_PCIE_MC_BLOCK_ALL0 0xb0000c2 2661 #define ixD3F5_PCIE_MC_BLOCK_ALL1 0xb0000c3 2662 #define ixD3F5_PCIE_MC_BLOCK_UNTRANSLATED_0 0xb0000c4 2663 #define ixD3F5_PCIE_MC_BLOCK_UNTRANSLATED_1 0xb0000c5 2664 #define ixD3F5_PCIE_MC_OVERLAY_BAR0 0xb0000c6 2665 #define ixD3F5_PCIE_MC_OVERLAY_BAR1 0xb0000c7 2666 #define mmC_PCIE_INDEX 0x28 2667 #define mmPCIE_WRAPPER0_C_PCIE_INDEX 0x28 2668 #define mmPCIE_WRAPPER1_C_PCIE_INDEX 0x38 2669 #define mmC_PCIE_DATA 0x29 2670 #define mmPCIE_WRAPPER0_C_PCIE_DATA 0x29 2671 #define mmPCIE_WRAPPER1_C_PCIE_DATA 0x39 2672 #define mmRFE_SNOOP_RST 0x3c 2673 #define ixPSX80_WRP_BIF_STRAP_FEATURE_EN_1 0x1500000 2674 #define ixPSX80_WRP_BIF_STRAP_PI_CNTL 0x1500001 2675 #define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_CORE 0x1500002 2676 #define ixPSX80_WRP_BIF_STRAP_LC_MISC_CORE 0x1500003 2677 #define ixPSX80_WRP_BIF_STRAP_ERROR_IGNORE 0x1500004 2678 #define ixPSX80_WRP_BIF_STRAP_TEST_DFT 0x1500005 2679 #define ixPSX80_WRP_BIF_STRAP_ID 0x1500006 2680 #define ixPSX80_WRP_BIF_STRAP_REV_ID 0x1500007 2681 #define ixPSX80_WRP_BIF_STRAP_I2C_CNTL 0x1500008 2682 #define ixPSX80_WRP_BIF_INT_CNTL 0x1500009 2683 #define ixPSX80_WRP_BIF_STRAP_ACS 0x150000a 2684 #define ixPSX80_WRP_BIF_STRAP_PM 0x150000b 2685 #define ixPSX80_WRP_BIF_STRAP_FEATURE_EN_2 0x150000c 2686 #define ixPSX80_WRP_BIF_SERIAL_NUM 0x1500045 2687 #define ixPSX80_WRP_BIF_SSID 0x1500046 2688 #define ixPSX80_WRP_BIF_LANE_EQUALIZATION_CNTL 0x1500050 2689 #define ixPSX80_WRP_PCIE_LINK_CONFIG 0x1500080 2690 #define ixPSX80_WRP_PCIE_HOLD_TRAINING_A 0x1500800 2691 #define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_A 0x1500801 2692 #define ixPSX80_WRP_BIF_STRAP_ASPM_A 0x1500802 2693 #define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_A 0x1500803 2694 #define ixPSX80_WRP_BIF_STRAP_MISC_PORT_A 0x1500804 2695 #define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_A 0x1500805 2696 #define ixPSX80_WRP_PCIE_PORT_IS_SB_A 0x1500813 2697 #define ixPSX80_WRP_PCIE_HOLD_TRAINING_B 0x1500900 2698 #define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_B 0x1500901 2699 #define ixPSX80_WRP_BIF_STRAP_ASPM_B 0x1500902 2700 #define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_B 0x1500903 2701 #define ixPSX80_WRP_BIF_STRAP_MISC_PORT_B 0x1500904 2702 #define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_B 0x1500905 2703 #define ixPSX80_WRP_PCIE_PORT_IS_SB_B 0x1500913 2704 #define ixPSX80_WRP_PCIE_HOLD_TRAINING_C 0x1500a00 2705 #define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_C 0x1500a01 2706 #define ixPSX80_WRP_BIF_STRAP_ASPM_C 0x1500a02 2707 #define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_C 0x1500a03 2708 #define ixPSX80_WRP_BIF_STRAP_MISC_PORT_C 0x1500a04 2709 #define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_C 0x1500a05 2710 #define ixPSX80_WRP_PCIE_PORT_IS_SB_C 0x1500a13 2711 #define ixPSX80_WRP_PCIE_HOLD_TRAINING_D 0x1500b00 2712 #define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_D 0x1500b01 2713 #define ixPSX80_WRP_BIF_STRAP_ASPM_D 0x1500b02 2714 #define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_D 0x1500b03 2715 #define ixPSX80_WRP_BIF_STRAP_MISC_PORT_D 0x1500b04 2716 #define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_D 0x1500b05 2717 #define ixPSX80_WRP_PCIE_PORT_IS_SB_D 0x1500b13 2718 #define ixPSX80_WRP_PCIE_HOLD_TRAINING_E 0x1500c00 2719 #define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_E 0x1500c01 2720 #define ixPSX80_WRP_BIF_STRAP_ASPM_E 0x1500c02 2721 #define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_E 0x1500c03 2722 #define ixPSX80_WRP_BIF_STRAP_MISC_PORT_E 0x1500c04 2723 #define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_E 0x1500c05 2724 #define ixPSX80_WRP_PCIE_PORT_IS_SB_E 0x1500c13 2725 #define ixPSX80_WRP_LNCNT_CONTROL 0x1508030 2726 #define ixPSX80_WRP_CFG_LNC_WINDOW 0x1508031 2727 #define ixPSX80_WRP_LNCNT_QUAN_THRD 0x1508032 2728 #define ixPSX80_WRP_LNCNT_WEIGHT 0x1508033 2729 #define ixPSX80_WRP_LNC_TOTAL_WACC 0x1508034 2730 #define ixPSX80_WRP_LNC_BW_WACC 0x1508035 2731 #define ixPSX80_WRP_LNC_CMN_WACC 0x1508036 2732 #define ixPSX80_WRP_PCIE_EFUSE 0x150fff0 2733 #define ixPSX80_WRP_PCIE_EFUSE2 0x150fff1 2734 #define ixPSX80_WRP_PCIE_EFUSE3 0x150fff2 2735 #define ixPSX80_WRP_PCIE_EFUSE4 0x150fff3 2736 #define ixPSX80_WRP_PCIE_EFUSE5 0x150fff4 2737 #define ixPSX80_WRP_PCIE_EFUSE6 0x150fff5 2738 #define ixPSX80_WRP_PCIE_EFUSE7 0x150fff6 2739 #define ixPSX80_WRP_PCIE_WRAP_SCRATCH1 0x1308001 2740 #define ixPSX80_WRP_PCIE_WRAP_SCRATCH2 0x1308002 2741 #define ixPSX80_WRP_PCIE_WRAP_REG_TARG_MISC 0x1308005 2742 #define ixPSX80_WRP_PCIE_WRAP_DTM_MISC 0x1308006 2743 #define ixPSX80_WRP_PCIE_WRAP_TURNAROUND_DAISYCHAIN 0x1308007 2744 #define ixPSX80_WRP_PCIE_WRAP_MISC 0x1308008 2745 #define ixPSX80_WRP_PCIE_WRAP_PIF_MISC 0x1308009 2746 #define ixPSX80_WRP_PCIE_RXDET_OVERRIDE 0x130800a 2747 #define ixPSX80_WRP_IMPCTL_CNTL_PIF0 0x1308070 2748 #define ixPSX80_WRP_REG_ADAPT_pciecore0_CONTROL 0x1308090 2749 #define ixPSX80_WRP_REG_ADAPT_pwregt_CONTROL 0x1308096 2750 #define ixPSX80_WRP_REG_ADAPT_pwregr_CONTROL 0x1308097 2751 #define ixPSX80_WRP_REG_ADAPT_pif0_CONTROL 0x1308098 2752 #define ixPSX80_WRP_BIOSTIMER_CMD 0x13080f0 2753 #define ixPSX80_WRP_BIOSTIMER_CNTL 0x13080f1 2754 #define ixPSX80_WRP_BIOSTIMER_DEBUG 0x13080f2 2755 #define ixPSX80_WRP_DTM_RX_BP_CNTL 0x130ffe0 2756 #define ixPSX80_WRP_DTM_CNTL 0x130ffe1 2757 #define ixPSX80_WRP_DTM_CNTL_LEGACY 0x130ffe2 2758 #define ixPSX80_WRP_DTM_STI_LCLK_CTRL 0x130ffe3 2759 #define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_DI_clk10x 0x130ffe4 2760 #define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_DI_clkGskt 0x130ffe5 2761 #define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_FI_clk10x 0x130ffe6 2762 #define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_FI_clkGskt 0x130ffe7 2763 #define ixPSX80_WRP_DELAYLINE_COMMAND 0x130ffd0 2764 #define ixPSX80_WRP_DELAYLINE_STATUS 0x130ffd1 2765 #define ixPSX81_WRP_BIF_STRAP_FEATURE_EN_1 0x1510000 2766 #define ixPSX81_WRP_BIF_STRAP_PI_CNTL 0x1510001 2767 #define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_CORE 0x1510002 2768 #define ixPSX81_WRP_BIF_STRAP_LC_MISC_CORE 0x1510003 2769 #define ixPSX81_WRP_BIF_STRAP_ERROR_IGNORE 0x1510004 2770 #define ixPSX81_WRP_BIF_STRAP_TEST_DFT 0x1510005 2771 #define ixPSX81_WRP_BIF_STRAP_ID 0x1510006 2772 #define ixPSX81_WRP_BIF_STRAP_REV_ID 0x1510007 2773 #define ixPSX81_WRP_BIF_STRAP_I2C_CNTL 0x1510008 2774 #define ixPSX81_WRP_BIF_INT_CNTL 0x1510009 2775 #define ixPSX81_WRP_BIF_STRAP_ACS 0x151000a 2776 #define ixPSX81_WRP_BIF_STRAP_PM 0x151000b 2777 #define ixPSX81_WRP_BIF_STRAP_FEATURE_EN_2 0x151000c 2778 #define ixPSX81_WRP_BIF_SERIAL_NUM 0x1510045 2779 #define ixPSX81_WRP_BIF_SSID 0x1510046 2780 #define ixPSX81_WRP_BIF_LANE_EQUALIZATION_CNTL 0x1510050 2781 #define ixPSX81_WRP_PCIE_LINK_CONFIG 0x1510080 2782 #define ixPSX81_WRP_PCIE_HOLD_TRAINING_A 0x1510800 2783 #define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_A 0x1510801 2784 #define ixPSX81_WRP_BIF_STRAP_ASPM_A 0x1510802 2785 #define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_A 0x1510803 2786 #define ixPSX81_WRP_BIF_STRAP_MISC_PORT_A 0x1510804 2787 #define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_A 0x1510805 2788 #define ixPSX81_WRP_PCIE_PORT_IS_SB_A 0x1510813 2789 #define ixPSX81_WRP_PCIE_HOLD_TRAINING_B 0x1510900 2790 #define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_B 0x1510901 2791 #define ixPSX81_WRP_BIF_STRAP_ASPM_B 0x1510902 2792 #define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_B 0x1510903 2793 #define ixPSX81_WRP_BIF_STRAP_MISC_PORT_B 0x1510904 2794 #define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_B 0x1510905 2795 #define ixPSX81_WRP_PCIE_PORT_IS_SB_B 0x1510913 2796 #define ixPSX81_WRP_PCIE_HOLD_TRAINING_C 0x1510a00 2797 #define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_C 0x1510a01 2798 #define ixPSX81_WRP_BIF_STRAP_ASPM_C 0x1510a02 2799 #define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_C 0x1510a03 2800 #define ixPSX81_WRP_BIF_STRAP_MISC_PORT_C 0x1510a04 2801 #define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_C 0x1510a05 2802 #define ixPSX81_WRP_PCIE_PORT_IS_SB_C 0x1510a13 2803 #define ixPSX81_WRP_PCIE_HOLD_TRAINING_D 0x1510b00 2804 #define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_D 0x1510b01 2805 #define ixPSX81_WRP_BIF_STRAP_ASPM_D 0x1510b02 2806 #define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_D 0x1510b03 2807 #define ixPSX81_WRP_BIF_STRAP_MISC_PORT_D 0x1510b04 2808 #define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_D 0x1510b05 2809 #define ixPSX81_WRP_PCIE_PORT_IS_SB_D 0x1510b13 2810 #define ixPSX81_WRP_PCIE_HOLD_TRAINING_E 0x1510c00 2811 #define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_E 0x1510c01 2812 #define ixPSX81_WRP_BIF_STRAP_ASPM_E 0x1510c02 2813 #define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_E 0x1510c03 2814 #define ixPSX81_WRP_BIF_STRAP_MISC_PORT_E 0x1510c04 2815 #define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_E 0x1510c05 2816 #define ixPSX81_WRP_PCIE_PORT_IS_SB_E 0x1510c13 2817 #define ixPSX81_WRP_LNCNT_CONTROL 0x1518030 2818 #define ixPSX81_WRP_CFG_LNC_WINDOW 0x1518031 2819 #define ixPSX81_WRP_LNCNT_QUAN_THRD 0x1518032 2820 #define ixPSX81_WRP_LNCNT_WEIGHT 0x1518033 2821 #define ixPSX81_WRP_LNC_TOTAL_WACC 0x1518034 2822 #define ixPSX81_WRP_LNC_BW_WACC 0x1518035 2823 #define ixPSX81_WRP_LNC_CMN_WACC 0x1518036 2824 #define ixPSX81_WRP_PCIE_EFUSE 0x151fff0 2825 #define ixPSX81_WRP_PCIE_EFUSE2 0x151fff1 2826 #define ixPSX81_WRP_PCIE_EFUSE3 0x151fff2 2827 #define ixPSX81_WRP_PCIE_EFUSE4 0x151fff3 2828 #define ixPSX81_WRP_PCIE_EFUSE5 0x151fff4 2829 #define ixPSX81_WRP_PCIE_EFUSE6 0x151fff5 2830 #define ixPSX81_WRP_PCIE_EFUSE7 0x151fff6 2831 #define ixPSX81_WRP_PCIE_WRAP_SCRATCH1 0x1318001 2832 #define ixPSX81_WRP_PCIE_WRAP_SCRATCH2 0x1318002 2833 #define ixPSX81_WRP_PCIE_WRAP_REG_TARG_MISC 0x1318005 2834 #define ixPSX81_WRP_PCIE_WRAP_DTM_MISC 0x1318006 2835 #define ixPSX81_WRP_PCIE_WRAP_TURNAROUND_DAISYCHAIN 0x1318007 2836 #define ixPSX81_WRP_PCIE_WRAP_MISC 0x1318008 2837 #define ixPSX81_WRP_PCIE_WRAP_PIF_MISC 0x1318009 2838 #define ixPSX81_WRP_PCIE_RXDET_OVERRIDE 0x131800a 2839 #define ixPSX81_WRP_IMPCTL_CNTL_PIF0 0x1318070 2840 #define ixPSX81_WRP_REG_ADAPT_pciecore0_CONTROL 0x1318090 2841 #define ixPSX81_WRP_REG_ADAPT_pwregt_CONTROL 0x1318096 2842 #define ixPSX81_WRP_REG_ADAPT_pwregr_CONTROL 0x1318097 2843 #define ixPSX81_WRP_REG_ADAPT_pif0_CONTROL 0x1318098 2844 #define ixPSX81_WRP_BIOSTIMER_CMD 0x13180f0 2845 #define ixPSX81_WRP_BIOSTIMER_CNTL 0x13180f1 2846 #define ixPSX81_WRP_BIOSTIMER_DEBUG 0x13180f2 2847 #define ixPSX81_WRP_DTM_RX_BP_CNTL 0x131ffe0 2848 #define ixPSX81_WRP_DTM_CNTL 0x131ffe1 2849 #define ixPSX81_WRP_DTM_CNTL_LEGACY 0x131ffe2 2850 #define ixPSX81_WRP_DTM_STI_LCLK_CTRL 0x131ffe3 2851 #define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_DI_clk10x 0x131ffe4 2852 #define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_DI_clkGskt 0x131ffe5 2853 #define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_FI_clk10x 0x131ffe6 2854 #define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_FI_clkGskt 0x131ffe7 2855 #define ixPSX81_WRP_DELAYLINE_COMMAND 0x131ffd0 2856 #define ixPSX81_WRP_DELAYLINE_STATUS 0x131ffd1 2857 #define ixRFE_WARMRST_CNTL 0x1085164 2858 #define ixRFE_SOFTRST_CNTL 0x1080001 2859 #define ixRFE_IMPRST_CNTL 0x1085160 2860 #define ixRFE_CLIENT_SOFTRST_TRIGGER 0x1080004 2861 #define ixRFE_MASTER_SOFTRST_TRIGGER 0x1080005 2862 #define ixRFE_PWDN_COMMAND 0x1080010 2863 #define ixRFE_PWDN_STATUS 0x1080011 2864 #define ixRFE_MST_PCIEW0_CMDSTATUS 0x1080020 2865 #define ixRFE_MST_PCIEW1_CMDSTATUS 0x1080021 2866 #define ixRFE_MST_RWREG_RFEWRC_CMDSTATUS 0x1080022 2867 #define ixRFE_MST_TMOUT_STATUS 0x108003f 2868 #define ixRFE_IMPARBH_STATUS 0x1085140 2869 #define ixRFE_IMPARBH_CONTROL 0x1080083 2870 #define ixPSX80_BIF_PCIE_RESERVED 0x1400000 2871 #define ixPSX80_BIF_PCIE_SCRATCH 0x1400001 2872 #define ixPSX80_BIF_PCIE_HW_DEBUG 0x1400002 2873 #define ixPSX80_BIF_PCIE_RX_NUM_NAK 0x140000e 2874 #define ixPSX80_BIF_PCIE_RX_NUM_NAK_GENERATED 0x140000f 2875 #define ixPSX80_BIF_PCIE_CNTL 0x1400010 2876 #define ixPSX80_BIF_PCIE_CONFIG_CNTL 0x1400011 2877 #define ixPSX80_BIF_PCIE_DEBUG_CNTL 0x1400012 2878 #define ixPSX80_BIF_PCIE_CNTL2 0x140001c 2879 #define ixPSX80_BIF_PCIE_RX_CNTL2 0x140001d 2880 #define ixPSX80_BIF_PCIE_TX_F0_ATTR_CNTL 0x140001e 2881 #define ixPSX80_BIF_PCIE_CI_CNTL 0x1400020 2882 #define ixPSX80_BIF_PCIE_BUS_CNTL 0x1400021 2883 #define ixPSX80_BIF_PCIE_LC_STATE6 0x1400022 2884 #define ixPSX80_BIF_PCIE_LC_STATE7 0x1400023 2885 #define ixPSX80_BIF_PCIE_LC_STATE8 0x1400024 2886 #define ixPSX80_BIF_PCIE_LC_STATE9 0x1400025 2887 #define ixPSX80_BIF_PCIE_LC_STATE10 0x1400026 2888 #define ixPSX80_BIF_PCIE_LC_STATE11 0x1400027 2889 #define ixPSX80_BIF_PCIE_LC_STATUS1 0x1400028 2890 #define ixPSX80_BIF_PCIE_LC_STATUS2 0x1400029 2891 #define ixPSX80_BIF_PCIE_WPR_CNTL 0x1400030 2892 #define ixPSX80_BIF_PCIE_RX_LAST_TLP0 0x1400031 2893 #define ixPSX80_BIF_PCIE_RX_LAST_TLP1 0x1400032 2894 #define ixPSX80_BIF_PCIE_RX_LAST_TLP2 0x1400033 2895 #define ixPSX80_BIF_PCIE_RX_LAST_TLP3 0x1400034 2896 #define ixPSX80_BIF_PCIE_TX_LAST_TLP0 0x1400035 2897 #define ixPSX80_BIF_PCIE_TX_LAST_TLP1 0x1400036 2898 #define ixPSX80_BIF_PCIE_TX_LAST_TLP2 0x1400037 2899 #define ixPSX80_BIF_PCIE_TX_LAST_TLP3 0x1400038 2900 #define ixPSX80_BIF_PCIE_I2C_REG_ADDR_EXPAND 0x140003a 2901 #define ixPSX80_BIF_PCIE_I2C_REG_DATA 0x140003b 2902 #define ixPSX80_BIF_PCIE_CFG_CNTL 0x140003c 2903 #define ixPSX80_BIF_PCIE_LC_PM_CNTL 0x140003d 2904 #define ixPSX80_BIF_PCIE_P_CNTL 0x1400040 2905 #define ixPSX80_BIF_PCIE_P_BUF_STATUS 0x1400041 2906 #define ixPSX80_BIF_PCIE_P_DECODER_STATUS 0x1400042 2907 #define ixPSX80_BIF_PCIE_P_MISC_STATUS 0x1400043 2908 #define ixPSX80_BIF_PCIE_P_RCV_L0S_FTS_DET 0x1400050 2909 #define ixPSX80_BIF_PCIE_PERF_COUNT_CNTL 0x1400080 2910 #define ixPSX80_BIF_PCIE_PERF_CNTL_TXCLK 0x1400081 2911 #define ixPSX80_BIF_PCIE_PERF_COUNT0_TXCLK 0x1400082 2912 #define ixPSX80_BIF_PCIE_PERF_COUNT1_TXCLK 0x1400083 2913 #define ixPSX80_BIF_PCIE_PERF_CNTL_MST_R_CLK 0x1400084 2914 #define ixPSX80_BIF_PCIE_PERF_COUNT0_MST_R_CLK 0x1400085 2915 #define ixPSX80_BIF_PCIE_PERF_COUNT1_MST_R_CLK 0x1400086 2916 #define ixPSX80_BIF_PCIE_PERF_CNTL_MST_C_CLK 0x1400087 2917 #define ixPSX80_BIF_PCIE_PERF_COUNT0_MST_C_CLK 0x1400088 2918 #define ixPSX80_BIF_PCIE_PERF_COUNT1_MST_C_CLK 0x1400089 2919 #define ixPSX80_BIF_PCIE_PERF_CNTL_SLV_R_CLK 0x140008a 2920 #define ixPSX80_BIF_PCIE_PERF_COUNT0_SLV_R_CLK 0x140008b 2921 #define ixPSX80_BIF_PCIE_PERF_COUNT1_SLV_R_CLK 0x140008c 2922 #define ixPSX80_BIF_PCIE_PERF_CNTL_SLV_S_C_CLK 0x140008d 2923 #define ixPSX80_BIF_PCIE_PERF_COUNT0_SLV_S_C_CLK 0x140008e 2924 #define ixPSX80_BIF_PCIE_PERF_COUNT1_SLV_S_C_CLK 0x140008f 2925 #define ixPSX80_BIF_PCIE_PERF_CNTL_SLV_NS_C_CLK 0x1400090 2926 #define ixPSX80_BIF_PCIE_PERF_COUNT0_SLV_NS_C_CLK 0x1400091 2927 #define ixPSX80_BIF_PCIE_PERF_COUNT1_SLV_NS_C_CLK 0x1400092 2928 #define ixPSX80_BIF_PCIE_PERF_CNTL_EVENT0_PORT_SEL 0x1400093 2929 #define ixPSX80_BIF_PCIE_PERF_CNTL_EVENT1_PORT_SEL 0x1400094 2930 #define ixPSX80_BIF_PCIE_PERF_CNTL_TXCLK2 0x1400095 2931 #define ixPSX80_BIF_PCIE_PERF_COUNT0_TXCLK2 0x1400096 2932 #define ixPSX80_BIF_PCIE_PERF_COUNT1_TXCLK2 0x1400097 2933 #define ixPSX80_BIF_PCIE_STRAP_F0 0x14000b0 2934 #define ixPSX80_BIF_PCIE_STRAP_MISC 0x14000c0 2935 #define ixPSX80_BIF_PCIE_STRAP_MISC2 0x14000c1 2936 #define ixPSX80_BIF_PCIE_STRAP_PI 0x14000c2 2937 #define ixPSX80_BIF_PCIE_STRAP_I2C_BD 0x14000c4 2938 #define ixPSX80_BIF_PCIE_PRBS_CLR 0x14000c8 2939 #define ixPSX80_BIF_PCIE_PRBS_STATUS1 0x14000c9 2940 #define ixPSX80_BIF_PCIE_PRBS_STATUS2 0x14000ca 2941 #define ixPSX80_BIF_PCIE_PRBS_FREERUN 0x14000cb 2942 #define ixPSX80_BIF_PCIE_PRBS_MISC 0x14000cc 2943 #define ixPSX80_BIF_PCIE_PRBS_USER_PATTERN 0x14000cd 2944 #define ixPSX80_BIF_PCIE_PRBS_LO_BITCNT 0x14000ce 2945 #define ixPSX80_BIF_PCIE_PRBS_HI_BITCNT 0x14000cf 2946 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_0 0x14000d0 2947 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_1 0x14000d1 2948 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_2 0x14000d2 2949 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_3 0x14000d3 2950 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_4 0x14000d4 2951 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_5 0x14000d5 2952 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_6 0x14000d6 2953 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_7 0x14000d7 2954 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_8 0x14000d8 2955 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_9 0x14000d9 2956 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_10 0x14000da 2957 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_11 0x14000db 2958 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_12 0x14000dc 2959 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_13 0x14000dd 2960 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_14 0x14000de 2961 #define ixPSX80_BIF_PCIE_PRBS_ERRCNT_15 0x14000df 2962 #define ixPSX80_BIF_SWRST_COMMAND_STATUS 0x1400100 2963 #define ixPSX80_BIF_SWRST_GENERAL_CONTROL 0x1400101 2964 #define ixPSX80_BIF_SWRST_COMMAND_0 0x1400102 2965 #define ixPSX80_BIF_SWRST_COMMAND_1 0x1400103 2966 #define ixPSX80_BIF_SWRST_CONTROL_0 0x1400104 2967 #define ixPSX80_BIF_SWRST_CONTROL_1 0x1400105 2968 #define ixPSX80_BIF_SWRST_CONTROL_2 0x1400106 2969 #define ixPSX80_BIF_SWRST_CONTROL_3 0x1400107 2970 #define ixPSX80_BIF_SWRST_CONTROL_4 0x1400108 2971 #define ixPSX80_BIF_SWRST_CONTROL_5 0x1400109 2972 #define ixPSX80_BIF_SWRST_CONTROL_6 0x140010a 2973 #define ixPSX80_BIF_CPM_CONTROL 0x1400118 2974 #define ixPSX80_BIF_LM_CONTROL 0x1400120 2975 #define ixPSX80_BIF_LM_PCIETXMUX0 0x1400121 2976 #define ixPSX80_BIF_LM_PCIETXMUX1 0x1400122 2977 #define ixPSX80_BIF_LM_PCIETXMUX2 0x1400123 2978 #define ixPSX80_BIF_LM_PCIETXMUX3 0x1400124 2979 #define ixPSX80_BIF_LM_PCIERXMUX0 0x1400125 2980 #define ixPSX80_BIF_LM_PCIERXMUX1 0x1400126 2981 #define ixPSX80_BIF_LM_PCIERXMUX2 0x1400127 2982 #define ixPSX80_BIF_LM_PCIERXMUX3 0x1400128 2983 #define ixPSX80_BIF_LM_LANEENABLE 0x1400129 2984 #define ixPSX80_BIF_LM_PRBSCONTROL 0x140012a 2985 #define ixPSX80_BIF_LM_POWERCONTROL 0x140012b 2986 #define ixPSX80_BIF_LM_POWERCONTROL1 0x140012c 2987 #define ixPSX80_BIF_LM_POWERCONTROL2 0x140012d 2988 #define ixPSX80_BIF_LM_POWERCONTROL3 0x140012e 2989 #define ixPSX80_BIF_LM_POWERCONTROL4 0x140012f 2990 #define ixPSX81_BIF_PCIE_RESERVED 0x1410000 2991 #define ixPSX81_BIF_PCIE_SCRATCH 0x1410001 2992 #define ixPSX81_BIF_PCIE_HW_DEBUG 0x1410002 2993 #define ixPSX81_BIF_PCIE_RX_NUM_NAK 0x141000e 2994 #define ixPSX81_BIF_PCIE_RX_NUM_NAK_GENERATED 0x141000f 2995 #define ixPSX81_BIF_PCIE_CNTL 0x1410010 2996 #define ixPSX81_BIF_PCIE_CONFIG_CNTL 0x1410011 2997 #define ixPSX81_BIF_PCIE_DEBUG_CNTL 0x1410012 2998 #define ixPSX81_BIF_PCIE_CNTL2 0x141001c 2999 #define ixPSX81_BIF_PCIE_RX_CNTL2 0x141001d 3000 #define ixPSX81_BIF_PCIE_TX_F0_ATTR_CNTL 0x141001e 3001 #define ixPSX81_BIF_PCIE_CI_CNTL 0x1410020 3002 #define ixPSX81_BIF_PCIE_BUS_CNTL 0x1410021 3003 #define ixPSX81_BIF_PCIE_LC_STATE6 0x1410022 3004 #define ixPSX81_BIF_PCIE_LC_STATE7 0x1410023 3005 #define ixPSX81_BIF_PCIE_LC_STATE8 0x1410024 3006 #define ixPSX81_BIF_PCIE_LC_STATE9 0x1410025 3007 #define ixPSX81_BIF_PCIE_LC_STATE10 0x1410026 3008 #define ixPSX81_BIF_PCIE_LC_STATE11 0x1410027 3009 #define ixPSX81_BIF_PCIE_LC_STATUS1 0x1410028 3010 #define ixPSX81_BIF_PCIE_LC_STATUS2 0x1410029 3011 #define ixPSX81_BIF_PCIE_WPR_CNTL 0x1410030 3012 #define ixPSX81_BIF_PCIE_RX_LAST_TLP0 0x1410031 3013 #define ixPSX81_BIF_PCIE_RX_LAST_TLP1 0x1410032 3014 #define ixPSX81_BIF_PCIE_RX_LAST_TLP2 0x1410033 3015 #define ixPSX81_BIF_PCIE_RX_LAST_TLP3 0x1410034 3016 #define ixPSX81_BIF_PCIE_TX_LAST_TLP0 0x1410035 3017 #define ixPSX81_BIF_PCIE_TX_LAST_TLP1 0x1410036 3018 #define ixPSX81_BIF_PCIE_TX_LAST_TLP2 0x1410037 3019 #define ixPSX81_BIF_PCIE_TX_LAST_TLP3 0x1410038 3020 #define ixPSX81_BIF_PCIE_I2C_REG_ADDR_EXPAND 0x141003a 3021 #define ixPSX81_BIF_PCIE_I2C_REG_DATA 0x141003b 3022 #define ixPSX81_BIF_PCIE_CFG_CNTL 0x141003c 3023 #define ixPSX81_BIF_PCIE_LC_PM_CNTL 0x141003d 3024 #define ixPSX81_BIF_PCIE_P_CNTL 0x1410040 3025 #define ixPSX81_BIF_PCIE_P_BUF_STATUS 0x1410041 3026 #define ixPSX81_BIF_PCIE_P_DECODER_STATUS 0x1410042 3027 #define ixPSX81_BIF_PCIE_P_MISC_STATUS 0x1410043 3028 #define ixPSX81_BIF_PCIE_P_RCV_L0S_FTS_DET 0x1410050 3029 #define ixPSX81_BIF_PCIE_PERF_COUNT_CNTL 0x1410080 3030 #define ixPSX81_BIF_PCIE_PERF_CNTL_TXCLK 0x1410081 3031 #define ixPSX81_BIF_PCIE_PERF_COUNT0_TXCLK 0x1410082 3032 #define ixPSX81_BIF_PCIE_PERF_COUNT1_TXCLK 0x1410083 3033 #define ixPSX81_BIF_PCIE_PERF_CNTL_MST_R_CLK 0x1410084 3034 #define ixPSX81_BIF_PCIE_PERF_COUNT0_MST_R_CLK 0x1410085 3035 #define ixPSX81_BIF_PCIE_PERF_COUNT1_MST_R_CLK 0x1410086 3036 #define ixPSX81_BIF_PCIE_PERF_CNTL_MST_C_CLK 0x1410087 3037 #define ixPSX81_BIF_PCIE_PERF_COUNT0_MST_C_CLK 0x1410088 3038 #define ixPSX81_BIF_PCIE_PERF_COUNT1_MST_C_CLK 0x1410089 3039 #define ixPSX81_BIF_PCIE_PERF_CNTL_SLV_R_CLK 0x141008a 3040 #define ixPSX81_BIF_PCIE_PERF_COUNT0_SLV_R_CLK 0x141008b 3041 #define ixPSX81_BIF_PCIE_PERF_COUNT1_SLV_R_CLK 0x141008c 3042 #define ixPSX81_BIF_PCIE_PERF_CNTL_SLV_S_C_CLK 0x141008d 3043 #define ixPSX81_BIF_PCIE_PERF_COUNT0_SLV_S_C_CLK 0x141008e 3044 #define ixPSX81_BIF_PCIE_PERF_COUNT1_SLV_S_C_CLK 0x141008f 3045 #define ixPSX81_BIF_PCIE_PERF_CNTL_SLV_NS_C_CLK 0x1410090 3046 #define ixPSX81_BIF_PCIE_PERF_COUNT0_SLV_NS_C_CLK 0x1410091 3047 #define ixPSX81_BIF_PCIE_PERF_COUNT1_SLV_NS_C_CLK 0x1410092 3048 #define ixPSX81_BIF_PCIE_PERF_CNTL_EVENT0_PORT_SEL 0x1410093 3049 #define ixPSX81_BIF_PCIE_PERF_CNTL_EVENT1_PORT_SEL 0x1410094 3050 #define ixPSX81_BIF_PCIE_PERF_CNTL_TXCLK2 0x1410095 3051 #define ixPSX81_BIF_PCIE_PERF_COUNT0_TXCLK2 0x1410096 3052 #define ixPSX81_BIF_PCIE_PERF_COUNT1_TXCLK2 0x1410097 3053 #define ixPSX81_BIF_PCIE_STRAP_F0 0x14100b0 3054 #define ixPSX81_BIF_PCIE_STRAP_MISC 0x14100c0 3055 #define ixPSX81_BIF_PCIE_STRAP_MISC2 0x14100c1 3056 #define ixPSX81_BIF_PCIE_STRAP_PI 0x14100c2 3057 #define ixPSX81_BIF_PCIE_STRAP_I2C_BD 0x14100c4 3058 #define ixPSX81_BIF_PCIE_PRBS_CLR 0x14100c8 3059 #define ixPSX81_BIF_PCIE_PRBS_STATUS1 0x14100c9 3060 #define ixPSX81_BIF_PCIE_PRBS_STATUS2 0x14100ca 3061 #define ixPSX81_BIF_PCIE_PRBS_FREERUN 0x14100cb 3062 #define ixPSX81_BIF_PCIE_PRBS_MISC 0x14100cc 3063 #define ixPSX81_BIF_PCIE_PRBS_USER_PATTERN 0x14100cd 3064 #define ixPSX81_BIF_PCIE_PRBS_LO_BITCNT 0x14100ce 3065 #define ixPSX81_BIF_PCIE_PRBS_HI_BITCNT 0x14100cf 3066 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_0 0x14100d0 3067 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_1 0x14100d1 3068 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_2 0x14100d2 3069 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_3 0x14100d3 3070 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_4 0x14100d4 3071 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_5 0x14100d5 3072 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_6 0x14100d6 3073 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_7 0x14100d7 3074 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_8 0x14100d8 3075 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_9 0x14100d9 3076 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_10 0x14100da 3077 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_11 0x14100db 3078 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_12 0x14100dc 3079 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_13 0x14100dd 3080 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_14 0x14100de 3081 #define ixPSX81_BIF_PCIE_PRBS_ERRCNT_15 0x14100df 3082 #define ixPSX81_BIF_SWRST_COMMAND_STATUS 0x1410100 3083 #define ixPSX81_BIF_SWRST_GENERAL_CONTROL 0x1410101 3084 #define ixPSX81_BIF_SWRST_COMMAND_0 0x1410102 3085 #define ixPSX81_BIF_SWRST_COMMAND_1 0x1410103 3086 #define ixPSX81_BIF_SWRST_CONTROL_0 0x1410104 3087 #define ixPSX81_BIF_SWRST_CONTROL_1 0x1410105 3088 #define ixPSX81_BIF_SWRST_CONTROL_2 0x1410106 3089 #define ixPSX81_BIF_SWRST_CONTROL_3 0x1410107 3090 #define ixPSX81_BIF_SWRST_CONTROL_4 0x1410108 3091 #define ixPSX81_BIF_SWRST_CONTROL_5 0x1410109 3092 #define ixPSX81_BIF_SWRST_CONTROL_6 0x141010a 3093 #define ixPSX81_BIF_CPM_CONTROL 0x1410118 3094 #define ixPSX81_BIF_LM_CONTROL 0x1410120 3095 #define ixPSX81_BIF_LM_PCIETXMUX0 0x1410121 3096 #define ixPSX81_BIF_LM_PCIETXMUX1 0x1410122 3097 #define ixPSX81_BIF_LM_PCIETXMUX2 0x1410123 3098 #define ixPSX81_BIF_LM_PCIETXMUX3 0x1410124 3099 #define ixPSX81_BIF_LM_PCIERXMUX0 0x1410125 3100 #define ixPSX81_BIF_LM_PCIERXMUX1 0x1410126 3101 #define ixPSX81_BIF_LM_PCIERXMUX2 0x1410127 3102 #define ixPSX81_BIF_LM_PCIERXMUX3 0x1410128 3103 #define ixPSX81_BIF_LM_LANEENABLE 0x1410129 3104 #define ixPSX81_BIF_LM_PRBSCONTROL 0x141012a 3105 #define ixPSX81_BIF_LM_POWERCONTROL 0x141012b 3106 #define ixPSX81_BIF_LM_POWERCONTROL1 0x141012c 3107 #define ixPSX81_BIF_LM_POWERCONTROL2 0x141012d 3108 #define ixPSX81_BIF_LM_POWERCONTROL3 0x141012e 3109 #define ixPSX81_BIF_LM_POWERCONTROL4 0x141012f 3110 #define ixPSX80_PHY0_COM_COMMON_FUSE1 0x1206200 3111 #define ixPSX80_PHY0_COM_COMMON_FUSE2 0x1206201 3112 #define ixPSX80_PHY0_COM_COMMON_FUSE3 0x1206202 3113 #define ixPSX80_PHY0_COM_COMMON_ELECIDLE 0x1206204 3114 #define ixPSX80_PHY0_COM_COMMON_DFX 0x1206205 3115 #define ixPSX80_PHY0_COM_COMMON_MAR_DEEMPH_NOM 0x1206206 3116 #define ixPSX80_PHY0_COM_COMMON_SELDEEMPH35 0x1206207 3117 #define ixPSX80_PHY0_COM_COMMON_SELDEEMPH60 0x1206208 3118 #define ixPSX80_PHY0_COM_COMMON_LANE_PWRMGMT 0x1206209 3119 #define ixPSX80_PHY0_COM_COMMON_ADAPTCTL1 0x120620a 3120 #define ixPSX80_PHY0_COM_COMMON_ADAPTCTL2 0x120620b 3121 #define ixPSX80_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL 0x120620c 3122 #define ixPSX80_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL1 0x120620d 3123 #define ixPSX80_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL 0x120620e 3124 #define ixPSX80_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL1 0x120620f 3125 #define ixPSX80_PHY0_COM_COMMON_ADAPT_DBG1 0x1206210 3126 #define ixPSX80_PHY0_COM_COMMON_LNCNTRL 0x1206211 3127 #define ixPSX80_PHY0_COM_COMMON_TXTESTDEBUG 0x1206212 3128 #define ixPSX80_PHY0_COM_COMMON_RXTESTDEBUG 0x1206213 3129 #define ixPSX80_PHY0_COM_COMMON_CDR_PHCTL 0x1206214 3130 #define ixPSX80_PHY0_COM_COMMON_CDR_FRCTL 0x1206215 3131 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_BROADCAST 0x120fe00 3132 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE0 0x1200000 3133 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE1 0x1200100 3134 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE2 0x1200200 3135 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE3 0x1200300 3136 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE4 0x1200400 3137 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE5 0x1200500 3138 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE6 0x1200600 3139 #define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE7 0x1200700 3140 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_BROADCAST 0x120fe01 3141 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE0 0x1200001 3142 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE1 0x1200101 3143 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE2 0x1200201 3144 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE3 0x1200301 3145 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE4 0x1200401 3146 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE5 0x1200501 3147 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE6 0x1200601 3148 #define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE7 0x1200701 3149 #define ixPSX80_PHY0_RX_RX_CTL_BROADCAST 0x120fe02 3150 #define ixPSX80_PHY0_RX_RX_CTL_LANE0 0x1200002 3151 #define ixPSX80_PHY0_RX_RX_CTL_LANE1 0x1200102 3152 #define ixPSX80_PHY0_RX_RX_CTL_LANE2 0x1200202 3153 #define ixPSX80_PHY0_RX_RX_CTL_LANE3 0x1200302 3154 #define ixPSX80_PHY0_RX_RX_CTL_LANE4 0x1200402 3155 #define ixPSX80_PHY0_RX_RX_CTL_LANE5 0x1200502 3156 #define ixPSX80_PHY0_RX_RX_CTL_LANE6 0x1200602 3157 #define ixPSX80_PHY0_RX_RX_CTL_LANE7 0x1200702 3158 #define ixPSX80_PHY0_RX_DLL_CTL_BROADCAST 0x120fe03 3159 #define ixPSX80_PHY0_RX_DLL_CTL_LANE0 0x1200003 3160 #define ixPSX80_PHY0_RX_DLL_CTL_LANE1 0x1200103 3161 #define ixPSX80_PHY0_RX_DLL_CTL_LANE2 0x1200203 3162 #define ixPSX80_PHY0_RX_DLL_CTL_LANE3 0x1200303 3163 #define ixPSX80_PHY0_RX_DLL_CTL_LANE4 0x1200403 3164 #define ixPSX80_PHY0_RX_DLL_CTL_LANE5 0x1200503 3165 #define ixPSX80_PHY0_RX_DLL_CTL_LANE6 0x1200603 3166 #define ixPSX80_PHY0_RX_DLL_CTL_LANE7 0x1200703 3167 #define ixPSX80_PHY0_RX_RXTEST_REGS_BROADCAST 0x120fe04 3168 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE0 0x1200004 3169 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE1 0x1200104 3170 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE2 0x1200204 3171 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE3 0x1200304 3172 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE4 0x1200404 3173 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE5 0x1200504 3174 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE6 0x1200604 3175 #define ixPSX80_PHY0_RX_RXTEST_REGS_LANE7 0x1200704 3176 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_BROADCAST 0x120fe05 3177 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE0 0x1200005 3178 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE1 0x1200105 3179 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE2 0x1200205 3180 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE3 0x1200305 3181 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE4 0x1200405 3182 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE5 0x1200505 3183 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE6 0x1200605 3184 #define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE7 0x1200705 3185 #define ixPSX80_PHY0_RX_ADAPTCTL_BROADCAST 0x120fe0a 3186 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE0 0x120000a 3187 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE1 0x120010a 3188 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE2 0x120020a 3189 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE3 0x120030a 3190 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE4 0x120040a 3191 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE5 0x120050a 3192 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE6 0x120060a 3193 #define ixPSX80_PHY0_RX_ADAPTCTL_LANE7 0x120070a 3194 #define ixPSX80_PHY0_RX_FOMCALCCTL_BROADCAST 0x120fe0b 3195 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE0 0x120000b 3196 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE1 0x120010b 3197 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE2 0x120020b 3198 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE3 0x120030b 3199 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE4 0x120040b 3200 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE5 0x120050b 3201 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE6 0x120060b 3202 #define ixPSX80_PHY0_RX_FOMCALCCTL_LANE7 0x120070b 3203 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_BROADCAST 0x120fe0c 3204 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE0 0x120000c 3205 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE1 0x120010c 3206 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE2 0x120020c 3207 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE3 0x120030c 3208 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE4 0x120040c 3209 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE5 0x120050c 3210 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE6 0x120060c 3211 #define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE7 0x120070c 3212 #define ixPSX80_PHY0_RX_DBG_BYP_EN_BROADCAST 0x120fe0d 3213 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE0 0x120000d 3214 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE1 0x120010d 3215 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE2 0x120020d 3216 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE3 0x120030d 3217 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE4 0x120040d 3218 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE5 0x120050d 3219 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE6 0x120060d 3220 #define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE7 0x120070d 3221 #define ixPSX80_PHY0_RX_ADAPTDBG1_BROADCAST 0x120fe0e 3222 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE0 0x120000e 3223 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE1 0x120010e 3224 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE2 0x120020e 3225 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE3 0x120030e 3226 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE4 0x120040e 3227 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE5 0x120050e 3228 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE6 0x120060e 3229 #define ixPSX80_PHY0_RX_ADAPTDBG1_LANE7 0x120070e 3230 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_BROADCAST 0x120ff00 3231 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE0 0x1202000 3232 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE1 0x1202100 3233 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE2 0x1202200 3234 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE3 0x1202300 3235 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE4 0x1202400 3236 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE5 0x1202500 3237 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE6 0x1202600 3238 #define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE7 0x1202700 3239 #define ixPSX80_PHY0_TX_DFX_BROADCAST 0x120ff01 3240 #define ixPSX80_PHY0_TX_DFX_LANE0 0x1202001 3241 #define ixPSX80_PHY0_TX_DFX_LANE1 0x1202101 3242 #define ixPSX80_PHY0_TX_DFX_LANE2 0x1202201 3243 #define ixPSX80_PHY0_TX_DFX_LANE3 0x1202301 3244 #define ixPSX80_PHY0_TX_DFX_LANE4 0x1202401 3245 #define ixPSX80_PHY0_TX_DFX_LANE5 0x1202501 3246 #define ixPSX80_PHY0_TX_DFX_LANE6 0x1202601 3247 #define ixPSX80_PHY0_TX_DFX_LANE7 0x1202701 3248 #define ixPSX80_PHY0_TX_DEEMPH_BROADCAST 0x120ff02 3249 #define ixPSX80_PHY0_TX_DEEMPH_LANE0 0x1202002 3250 #define ixPSX80_PHY0_TX_DEEMPH_LANE1 0x1202102 3251 #define ixPSX80_PHY0_TX_DEEMPH_LANE2 0x1202202 3252 #define ixPSX80_PHY0_TX_DEEMPH_LANE3 0x1202302 3253 #define ixPSX80_PHY0_TX_DEEMPH_LANE4 0x1202402 3254 #define ixPSX80_PHY0_TX_DEEMPH_LANE5 0x1202502 3255 #define ixPSX80_PHY0_TX_DEEMPH_LANE6 0x1202602 3256 #define ixPSX80_PHY0_TX_DEEMPH_LANE7 0x1202702 3257 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_BROADCAST 0x120ff03 3258 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE0 0x1202003 3259 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE1 0x1202103 3260 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE2 0x1202203 3261 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE3 0x1202303 3262 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE4 0x1202403 3263 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE5 0x1202503 3264 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE6 0x1202603 3265 #define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE7 0x1202703 3266 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_BROADCAST 0x120ff04 3267 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE0 0x1202004 3268 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE1 0x1202104 3269 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE2 0x1202204 3270 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE3 0x1202304 3271 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE4 0x1202404 3272 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE5 0x1202504 3273 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE6 0x1202604 3274 #define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE7 0x1202704 3275 #define ixPSX80_PHY0_TX_TXCNTRL_BROADCAST 0x120ff06 3276 #define ixPSX80_PHY0_TX_TXCNTRL_LANE0 0x1202006 3277 #define ixPSX80_PHY0_TX_TXCNTRL_LANE1 0x1202106 3278 #define ixPSX80_PHY0_TX_TXCNTRL_LANE2 0x1202206 3279 #define ixPSX80_PHY0_TX_TXCNTRL_LANE3 0x1202306 3280 #define ixPSX80_PHY0_TX_TXCNTRL_LANE4 0x1202406 3281 #define ixPSX80_PHY0_TX_TXCNTRL_LANE5 0x1202506 3282 #define ixPSX80_PHY0_TX_TXCNTRL_LANE6 0x1202606 3283 #define ixPSX80_PHY0_TX_TXCNTRL_LANE7 0x1202706 3284 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_BROADCAST 0x120ff07 3285 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE0 0x1202007 3286 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE1 0x1202107 3287 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE2 0x1202207 3288 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE3 0x1202307 3289 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE4 0x1202407 3290 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE5 0x1202507 3291 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE6 0x1202607 3292 #define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE7 0x1202707 3293 #define ixPSX80_PHY0_HTPLL_ROPLL_PowerDownEn 0x1204180 3294 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllControlExt 0x1204101 3295 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllControl 0x1204102 3296 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug1 0x1204103 3297 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug2 0x1204104 3298 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllFreqMode 0x1204105 3299 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllUpdateCtrl 0x1204108 3300 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug3 0x1204109 3301 #define ixPSX80_PHY0_HTPLL_ROPLL_PciFuseProcess 0x120410a 3302 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug4 0x120410b 3303 #define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug5 0x120410c 3304 #define ixPSX80_PHY0_LCPLL_LCPLL_PowerDownEn 0x1204080 3305 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllControlExt 0x1204001 3306 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllControl 0x1204002 3307 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug1 0x1204003 3308 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug2 0x1204004 3309 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllFreqMode 0x1204005 3310 #define ixPSX80_PHY0_LCPLL_LCPLL_PciLcVcoCtrl 0x1204007 3311 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllUpdateCtrl 0x1204008 3312 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug3 0x1204009 3313 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug4 0x120400b 3314 #define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug5 0x120400c 3315 #define ixPSX81_PHY0_COM_COMMON_FUSE1 0x1216200 3316 #define ixPSX81_PHY0_COM_COMMON_FUSE2 0x1216201 3317 #define ixPSX81_PHY0_COM_COMMON_FUSE3 0x1216202 3318 #define ixPSX81_PHY0_COM_COMMON_ELECIDLE 0x1216204 3319 #define ixPSX81_PHY0_COM_COMMON_DFX 0x1216205 3320 #define ixPSX81_PHY0_COM_COMMON_MAR_DEEMPH_NOM 0x1216206 3321 #define ixPSX81_PHY0_COM_COMMON_SELDEEMPH35 0x1216207 3322 #define ixPSX81_PHY0_COM_COMMON_SELDEEMPH60 0x1216208 3323 #define ixPSX81_PHY0_COM_COMMON_LANE_PWRMGMT 0x1216209 3324 #define ixPSX81_PHY0_COM_COMMON_ADAPTCTL1 0x121620a 3325 #define ixPSX81_PHY0_COM_COMMON_ADAPTCTL2 0x121620b 3326 #define ixPSX81_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL 0x121620c 3327 #define ixPSX81_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL1 0x121620d 3328 #define ixPSX81_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL 0x121620e 3329 #define ixPSX81_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL1 0x121620f 3330 #define ixPSX81_PHY0_COM_COMMON_ADAPT_DBG1 0x1216210 3331 #define ixPSX81_PHY0_COM_COMMON_LNCNTRL 0x1216211 3332 #define ixPSX81_PHY0_COM_COMMON_TXTESTDEBUG 0x1216212 3333 #define ixPSX81_PHY0_COM_COMMON_RXTESTDEBUG 0x1216213 3334 #define ixPSX81_PHY0_COM_COMMON_CDR_PHCTL 0x1216214 3335 #define ixPSX81_PHY0_COM_COMMON_CDR_FRCTL 0x1216215 3336 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_BROADCAST 0x121fe00 3337 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE0 0x1210000 3338 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE1 0x1210100 3339 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE2 0x1210200 3340 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE3 0x1210300 3341 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE4 0x1210400 3342 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE5 0x1210500 3343 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE6 0x1210600 3344 #define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE7 0x1210700 3345 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_BROADCAST 0x121fe01 3346 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE0 0x1210001 3347 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE1 0x1210101 3348 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE2 0x1210201 3349 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE3 0x1210301 3350 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE4 0x1210401 3351 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE5 0x1210501 3352 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE6 0x1210601 3353 #define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE7 0x1210701 3354 #define ixPSX81_PHY0_RX_RX_CTL_BROADCAST 0x121fe02 3355 #define ixPSX81_PHY0_RX_RX_CTL_LANE0 0x1210002 3356 #define ixPSX81_PHY0_RX_RX_CTL_LANE1 0x1210102 3357 #define ixPSX81_PHY0_RX_RX_CTL_LANE2 0x1210202 3358 #define ixPSX81_PHY0_RX_RX_CTL_LANE3 0x1210302 3359 #define ixPSX81_PHY0_RX_RX_CTL_LANE4 0x1210402 3360 #define ixPSX81_PHY0_RX_RX_CTL_LANE5 0x1210502 3361 #define ixPSX81_PHY0_RX_RX_CTL_LANE6 0x1210602 3362 #define ixPSX81_PHY0_RX_RX_CTL_LANE7 0x1210702 3363 #define ixPSX81_PHY0_RX_DLL_CTL_BROADCAST 0x121fe03 3364 #define ixPSX81_PHY0_RX_DLL_CTL_LANE0 0x1210003 3365 #define ixPSX81_PHY0_RX_DLL_CTL_LANE1 0x1210103 3366 #define ixPSX81_PHY0_RX_DLL_CTL_LANE2 0x1210203 3367 #define ixPSX81_PHY0_RX_DLL_CTL_LANE3 0x1210303 3368 #define ixPSX81_PHY0_RX_DLL_CTL_LANE4 0x1210403 3369 #define ixPSX81_PHY0_RX_DLL_CTL_LANE5 0x1210503 3370 #define ixPSX81_PHY0_RX_DLL_CTL_LANE6 0x1210603 3371 #define ixPSX81_PHY0_RX_DLL_CTL_LANE7 0x1210703 3372 #define ixPSX81_PHY0_RX_RXTEST_REGS_BROADCAST 0x121fe04 3373 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE0 0x1210004 3374 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE1 0x1210104 3375 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE2 0x1210204 3376 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE3 0x1210304 3377 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE4 0x1210404 3378 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE5 0x1210504 3379 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE6 0x1210604 3380 #define ixPSX81_PHY0_RX_RXTEST_REGS_LANE7 0x1210704 3381 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_BROADCAST 0x121fe05 3382 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE0 0x1210005 3383 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE1 0x1210105 3384 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE2 0x1210205 3385 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE3 0x1210305 3386 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE4 0x1210405 3387 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE5 0x1210505 3388 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE6 0x1210605 3389 #define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE7 0x1210705 3390 #define ixPSX81_PHY0_RX_ADAPTCTL_BROADCAST 0x121fe0a 3391 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE0 0x121000a 3392 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE1 0x121010a 3393 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE2 0x121020a 3394 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE3 0x121030a 3395 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE4 0x121040a 3396 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE5 0x121050a 3397 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE6 0x121060a 3398 #define ixPSX81_PHY0_RX_ADAPTCTL_LANE7 0x121070a 3399 #define ixPSX81_PHY0_RX_FOMCALCCTL_BROADCAST 0x121fe0b 3400 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE0 0x121000b 3401 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE1 0x121010b 3402 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE2 0x121020b 3403 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE3 0x121030b 3404 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE4 0x121040b 3405 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE5 0x121050b 3406 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE6 0x121060b 3407 #define ixPSX81_PHY0_RX_FOMCALCCTL_LANE7 0x121070b 3408 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_BROADCAST 0x121fe0c 3409 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE0 0x121000c 3410 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE1 0x121010c 3411 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE2 0x121020c 3412 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE3 0x121030c 3413 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE4 0x121040c 3414 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE5 0x121050c 3415 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE6 0x121060c 3416 #define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE7 0x121070c 3417 #define ixPSX81_PHY0_RX_DBG_BYP_EN_BROADCAST 0x121fe0d 3418 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE0 0x121000d 3419 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE1 0x121010d 3420 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE2 0x121020d 3421 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE3 0x121030d 3422 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE4 0x121040d 3423 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE5 0x121050d 3424 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE6 0x121060d 3425 #define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE7 0x121070d 3426 #define ixPSX81_PHY0_RX_ADAPTDBG1_BROADCAST 0x121fe0e 3427 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE0 0x121000e 3428 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE1 0x121010e 3429 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE2 0x121020e 3430 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE3 0x121030e 3431 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE4 0x121040e 3432 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE5 0x121050e 3433 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE6 0x121060e 3434 #define ixPSX81_PHY0_RX_ADAPTDBG1_LANE7 0x121070e 3435 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_BROADCAST 0x121ff00 3436 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE0 0x1212000 3437 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE1 0x1212100 3438 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE2 0x1212200 3439 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE3 0x1212300 3440 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE4 0x1212400 3441 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE5 0x1212500 3442 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE6 0x1212600 3443 #define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE7 0x1212700 3444 #define ixPSX81_PHY0_TX_DFX_BROADCAST 0x121ff01 3445 #define ixPSX81_PHY0_TX_DFX_LANE0 0x1212001 3446 #define ixPSX81_PHY0_TX_DFX_LANE1 0x1212101 3447 #define ixPSX81_PHY0_TX_DFX_LANE2 0x1212201 3448 #define ixPSX81_PHY0_TX_DFX_LANE3 0x1212301 3449 #define ixPSX81_PHY0_TX_DFX_LANE4 0x1212401 3450 #define ixPSX81_PHY0_TX_DFX_LANE5 0x1212501 3451 #define ixPSX81_PHY0_TX_DFX_LANE6 0x1212601 3452 #define ixPSX81_PHY0_TX_DFX_LANE7 0x1212701 3453 #define ixPSX81_PHY0_TX_DEEMPH_BROADCAST 0x121ff02 3454 #define ixPSX81_PHY0_TX_DEEMPH_LANE0 0x1212002 3455 #define ixPSX81_PHY0_TX_DEEMPH_LANE1 0x1212102 3456 #define ixPSX81_PHY0_TX_DEEMPH_LANE2 0x1212202 3457 #define ixPSX81_PHY0_TX_DEEMPH_LANE3 0x1212302 3458 #define ixPSX81_PHY0_TX_DEEMPH_LANE4 0x1212402 3459 #define ixPSX81_PHY0_TX_DEEMPH_LANE5 0x1212502 3460 #define ixPSX81_PHY0_TX_DEEMPH_LANE6 0x1212602 3461 #define ixPSX81_PHY0_TX_DEEMPH_LANE7 0x1212702 3462 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_BROADCAST 0x121ff03 3463 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE0 0x1212003 3464 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE1 0x1212103 3465 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE2 0x1212203 3466 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE3 0x1212303 3467 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE4 0x1212403 3468 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE5 0x1212503 3469 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE6 0x1212603 3470 #define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE7 0x1212703 3471 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_BROADCAST 0x121ff04 3472 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE0 0x1212004 3473 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE1 0x1212104 3474 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE2 0x1212204 3475 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE3 0x1212304 3476 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE4 0x1212404 3477 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE5 0x1212504 3478 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE6 0x1212604 3479 #define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE7 0x1212704 3480 #define ixPSX81_PHY0_TX_TXCNTRL_BROADCAST 0x121ff06 3481 #define ixPSX81_PHY0_TX_TXCNTRL_LANE0 0x1212006 3482 #define ixPSX81_PHY0_TX_TXCNTRL_LANE1 0x1212106 3483 #define ixPSX81_PHY0_TX_TXCNTRL_LANE2 0x1212206 3484 #define ixPSX81_PHY0_TX_TXCNTRL_LANE3 0x1212306 3485 #define ixPSX81_PHY0_TX_TXCNTRL_LANE4 0x1212406 3486 #define ixPSX81_PHY0_TX_TXCNTRL_LANE5 0x1212506 3487 #define ixPSX81_PHY0_TX_TXCNTRL_LANE6 0x1212606 3488 #define ixPSX81_PHY0_TX_TXCNTRL_LANE7 0x1212706 3489 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_BROADCAST 0x121ff07 3490 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE0 0x1212007 3491 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE1 0x1212107 3492 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE2 0x1212207 3493 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE3 0x1212307 3494 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE4 0x1212407 3495 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE5 0x1212507 3496 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE6 0x1212607 3497 #define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE7 0x1212707 3498 #define ixPSX81_PHY0_HTPLL_ROPLL_PowerDownEn 0x1214180 3499 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllControlExt 0x1214101 3500 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllControl 0x1214102 3501 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug1 0x1214103 3502 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug2 0x1214104 3503 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllFreqMode 0x1214105 3504 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllUpdateCtrl 0x1214108 3505 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug3 0x1214109 3506 #define ixPSX81_PHY0_HTPLL_ROPLL_PciFuseProcess 0x121410a 3507 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug4 0x121410b 3508 #define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug5 0x121410c 3509 #define ixPSX81_PHY0_LCPLL_LCPLL_PowerDownEn 0x1214080 3510 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllControlExt 0x1214001 3511 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllControl 0x1214002 3512 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug1 0x1214003 3513 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug2 0x1214004 3514 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllFreqMode 0x1214005 3515 #define ixPSX81_PHY0_LCPLL_LCPLL_PciLcVcoCtrl 0x1214007 3516 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllUpdateCtrl 0x1214008 3517 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug3 0x1214009 3518 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug4 0x121400b 3519 #define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug5 0x121400c 3520 #define ixPSX80_PIF0_SCRATCH 0x1100001 3521 #define ixPSX80_PIF0_HW_DEBUG 0x1100002 3522 #define ixPSX80_PIF0_STRAP_0 0x1100003 3523 #define ixPSX80_PIF0_CTRL 0x1100004 3524 #define ixPSX80_PIF0_TX_CTRL 0x1100008 3525 #define ixPSX80_PIF0_TX_CTRL2 0x1100009 3526 #define ixPSX80_PIF0_RX_CTRL 0x110000a 3527 #define ixPSX80_PIF0_RX_CTRL2 0x110000b 3528 #define ixPSX80_PIF0_GLB_OVRD 0x110000c 3529 #define ixPSX80_PIF0_GLB_OVRD2 0x110000d 3530 #define ixPSX80_PIF0_BIF_CMD_STATUS 0x1100010 3531 #define ixPSX80_PIF0_CMD_BUS_CTRL 0x1100011 3532 #define ixPSX80_PIF0_CMD_BUS_GLB_OVRD 0x1100013 3533 #define ixPSX80_PIF0_LANE0_OVRD 0x1100014 3534 #define ixPSX80_PIF0_LANE0_OVRD2 0x1100015 3535 #define ixPSX80_PIF0_LANE1_OVRD 0x1100016 3536 #define ixPSX80_PIF0_LANE1_OVRD2 0x1100017 3537 #define ixPSX80_PIF0_LANE2_OVRD 0x1100018 3538 #define ixPSX80_PIF0_LANE2_OVRD2 0x1100019 3539 #define ixPSX80_PIF0_LANE3_OVRD 0x110001a 3540 #define ixPSX80_PIF0_LANE3_OVRD2 0x110001b 3541 #define ixPSX80_PIF0_LANE4_OVRD 0x110001c 3542 #define ixPSX80_PIF0_LANE4_OVRD2 0x110001d 3543 #define ixPSX80_PIF0_LANE5_OVRD 0x110001e 3544 #define ixPSX80_PIF0_LANE5_OVRD2 0x110001f 3545 #define ixPSX80_PIF0_LANE6_OVRD 0x1100020 3546 #define ixPSX80_PIF0_LANE6_OVRD2 0x1100021 3547 #define ixPSX80_PIF0_LANE7_OVRD 0x1100022 3548 #define ixPSX80_PIF0_LANE7_OVRD2 0x1100023 3549 #define ixPSX81_PIF0_SCRATCH 0x1110001 3550 #define ixPSX81_PIF0_HW_DEBUG 0x1110002 3551 #define ixPSX81_PIF0_STRAP_0 0x1110003 3552 #define ixPSX81_PIF0_CTRL 0x1110004 3553 #define ixPSX81_PIF0_TX_CTRL 0x1110008 3554 #define ixPSX81_PIF0_TX_CTRL2 0x1110009 3555 #define ixPSX81_PIF0_RX_CTRL 0x111000a 3556 #define ixPSX81_PIF0_RX_CTRL2 0x111000b 3557 #define ixPSX81_PIF0_GLB_OVRD 0x111000c 3558 #define ixPSX81_PIF0_GLB_OVRD2 0x111000d 3559 #define ixPSX81_PIF0_BIF_CMD_STATUS 0x1110010 3560 #define ixPSX81_PIF0_CMD_BUS_CTRL 0x1110011 3561 #define ixPSX81_PIF0_CMD_BUS_GLB_OVRD 0x1110013 3562 #define ixPSX81_PIF0_LANE0_OVRD 0x1110014 3563 #define ixPSX81_PIF0_LANE0_OVRD2 0x1110015 3564 #define ixPSX81_PIF0_LANE1_OVRD 0x1110016 3565 #define ixPSX81_PIF0_LANE1_OVRD2 0x1110017 3566 #define ixPSX81_PIF0_LANE2_OVRD 0x1110018 3567 #define ixPSX81_PIF0_LANE2_OVRD2 0x1110019 3568 #define ixPSX81_PIF0_LANE3_OVRD 0x111001a 3569 #define ixPSX81_PIF0_LANE3_OVRD2 0x111001b 3570 #define ixPSX81_PIF0_LANE4_OVRD 0x111001c 3571 #define ixPSX81_PIF0_LANE4_OVRD2 0x111001d 3572 #define ixPSX81_PIF0_LANE5_OVRD 0x111001e 3573 #define ixPSX81_PIF0_LANE5_OVRD2 0x111001f 3574 #define ixPSX81_PIF0_LANE6_OVRD 0x1110020 3575 #define ixPSX81_PIF0_LANE6_OVRD2 0x1110021 3576 #define ixPSX81_PIF0_LANE7_OVRD 0x1110022 3577 #define ixPSX81_PIF0_LANE7_OVRD2 0x1110023 3578 3579 #endif /* BIF_5_1_D_H */ 3580