Lines Matching refs:REG
271 #define REG (MODDOT + 1) macro
275 #define AUXREG (REG + 1)
360 { "r0", 0, REG, 0 }, { "r1", 1, REG, 0 }, { "r2", 2, REG, 0 },
361 { "r3", 3, REG, 0 }, { "r4", 4, REG, 0 }, { "r5", 5, REG, 0 },
362 { "r6", 6, REG, 0 }, { "r7", 7, REG, 0 }, { "r8", 8, REG, 0 },
363 { "r9", 9, REG, 0 }, { "r10", 10, REG, 0 }, { "r11", 11, REG, 0 },
364 { "r12", 12, REG, 0 }, { "r13", 13, REG, 0 }, { "r14", 14, REG, 0 },
365 { "r15", 15, REG, 0 }, { "r16", 16, REG, 0 }, { "r17", 17, REG, 0 },
366 { "r18", 18, REG, 0 }, { "r19", 19, REG, 0 }, { "r20", 20, REG, 0 },
367 { "r21", 21, REG, 0 }, { "r22", 22, REG, 0 }, { "r23", 23, REG, 0 },
368 { "r24", 24, REG, 0 }, { "r25", 25, REG, 0 }, { "r26", 26, REG, 0 },
369 { "r27", 27, REG, 0 }, { "r28", 28, REG, 0 },
371 { "ilink1", 29, REG, 0 },
373 { "ilink2", 30, REG, 0 },
375 { "blink", 31, REG, 0 },
378 { "r32", 32, REG, 0 }, { "r33", 33, REG, 0 }, { "r34", 34, REG, 0 },
379 { "r35", 35, REG, 0 }, { "r36", 36, REG, 0 }, { "r37", 37, REG, 0 },
380 { "r38", 38, REG, 0 }, { "r39", 39, REG, 0 }, { "r40", 40, REG, 0 },
381 { "r41", 41, REG, 0 }, { "r42", 42, REG, 0 }, { "r43", 43, REG, 0 },
382 { "r44", 44, REG, 0 }, { "r45", 45, REG, 0 }, { "r46", 46, REG, 0 },
383 { "r47", 47, REG, 0 }, { "r48", 48, REG, 0 }, { "r49", 49, REG, 0 },
384 { "r50", 50, REG, 0 }, { "r51", 51, REG, 0 }, { "r52", 52, REG, 0 },
385 { "r53", 53, REG, 0 }, { "r54", 54, REG, 0 }, { "r55", 55, REG, 0 },
386 { "r56", 56, REG, 0 }, { "r57", 57, REG, 0 }, { "r58", 58, REG, 0 },
387 { "r59", 59, REG, 0 },
390 { "lp_count", 60, REG, 0 },
392 { "r61", 61, REG, ARC_REGISTER_READONLY },
394 { "r62", 62, REG, ARC_REGISTER_READONLY },
396 { "r63", 63, REG, ARC_REGISTER_READONLY },
399 { "gp", 26, REG, 0 },
401 { "fp", 27, REG, 0 },
403 { "sp", 28, REG, 0 },
405 { "r29", 29, REG, 0 },
406 { "r30", 30, REG, 0 },
407 { "r31", 31, REG, 0 },
408 { "r60", 60, REG, 0 },
1502 const struct arc_operand_value *reg = lookup_register (REG, regno);
1757 if (type == REG)
1793 return(REG); in arc_operand_type()