48 #define	MASK_DATA_REG(pin)	(0x000 + 0x4 * ((pin) / 16))  argument
49 #define	DATA_RO_REG(pin)	(0x060 + 0x4 * ((pin) / 32))  argument
50 #define	DATA_RO_BIT(pin)	__BIT((pin) % 32)  argument
51 #define	DIRM_REG(pin)		(0x204 + 0x40 * ((pin) / 32))  argument
52 #define	DIRM_BIT(pin)		__BIT((pin) % 32)  argument
53 #define	OEN_REG(pin)		(0x208 + 0x40 * ((pin) / 32))  argument
54 #define	OEN_BIT(pin)		__BIT((pin) % 32)  argument
93 zynq_gpio_ctl(struct zynq_gpio_softc *sc, u_int pin, int flags)  in zynq_gpio_ctl()
125 	const uint8_t pin = be32toh(gpio[1]) & 0xff;  in zynq_gpio_acquire()  local
151 	struct zynq_gpio_pin *pin = priv;  in zynq_gpio_release()  local
164 	struct zynq_gpio_pin *pin = priv;  in zynq_gpio_read()  local
180 	struct zynq_gpio_pin *pin = priv;  in zynq_gpio_write()  local
198 zynq_gpio_pin_read(void *priv, int pin)  in zynq_gpio_pin_read()
213 zynq_gpio_pin_write(void *priv, int pin, int val)  in zynq_gpio_pin_write()
228 zynq_gpio_pin_ctl(void *priv, int pin, int flags)  in zynq_gpio_pin_ctl()
244 	u_int pin;  in zynq_gpio_attach_ports()  local