Lines Matching refs:MachineOperand

70   MI1->addOperand(*MF, MachineOperand::CreateReg(VirtualDef1, /*isDef*/ true));
71   MI1->addOperand(*MF, MachineOperand::CreateReg(VirtualUse, /*isDef*/ false));
74   MI2->addOperand(*MF, MachineOperand::CreateReg(VirtualDef2, /*isDef*/ true));
75   MI2->addOperand(*MF, MachineOperand::CreateReg(VirtualUse, /*isDef*/ false));
90   MI3->addOperand(*MF, MachineOperand::CreateReg(VirtualDef1, /*isDef*/ true));
91   MI3->addOperand(*MF, MachineOperand::CreateReg(SentinelReg, /*isDef*/ true));
94   MI4->addOperand(*MF, MachineOperand::CreateReg(VirtualDef2, /*isDef*/ true));
95   MI4->addOperand(*MF, MachineOperand::CreateReg(SentinelReg, /*isDef*/ false));
147                     MachineOperand::CreateReg(VirtualDef1, /*isDef*/ true));
149                     MachineOperand::CreateReg(VirtualReg, /*isDef*/ false));
153                     MachineOperand::CreateReg(VirtualDef2, /*isDef*/ true));
155                     MachineOperand::CreateReg(VirtualReg, /*isDef*/ false));
159                     MachineOperand::CreateReg(VirtualDef1, /*isDef*/ true));
161                     MachineOperand::CreateReg(SentinelReg, /*isDef*/ false));
165                     MachineOperand::CreateReg(VirtualDef1, /*isDef*/ true));
167                     MachineOperand::CreateReg(SentinelReg, /*isDef*/ true));
171                     MachineOperand::CreateReg(VirtualDef2, /*isDef*/ true));
173                     MachineOperand::CreateReg(PhysicalReg, /*isDef*/ false));
177                     MachineOperand::CreateReg(VirtualDef2, /*isDef*/ true));
179                     MachineOperand::CreateReg(PhysicalReg, /*isDef*/ true));
220   MI->addOperand(*MF, MachineOperand::CreateReg(0, /*isDef*/ true));
492     MI->addOperand(*MF, MachineOperand::CreateReg(0, /*isDef*/ false));
494     MI->addOperand(*MF, MachineOperand::CreateImm(0));
550   MI->addOperand(MachineOperand::CreateImm(0));
551   MI->addOperand(MachineOperand::CreateImm(1));
552   MI->addOperand(MachineOperand::CreateImm(2));
553   MI->addOperand(MachineOperand::CreateImm(3));
554   MI->addOperand(MachineOperand::CreateImm(4));
557   EXPECT_EQ(MI->getOperand(1).getImm(), MachineOperand::CreateImm(2).getImm());
560   MachineOperand Ops[] = {
561       MachineOperand::CreateImm(42),   MachineOperand::CreateImm(1024),
562       MachineOperand::CreateImm(2048), MachineOperand::CreateImm(4096),
563       MachineOperand::CreateImm(8192),
570   EXPECT_EQ(MI->getOperand(0).getImm(), MachineOperand::CreateImm(0).getImm());
571   EXPECT_EQ(MI->getOperand(1).getImm(), MachineOperand::CreateImm(42).getImm());
573             MachineOperand::CreateImm(1024).getImm());
575             MachineOperand::CreateImm(2048).getImm());
577             MachineOperand::CreateImm(4096).getImm());
579             MachineOperand::CreateImm(8192).getImm());
580   EXPECT_EQ(MI->getOperand(6).getImm(), MachineOperand::CreateImm(2).getImm());
581   EXPECT_EQ(MI->getOperand(7).getImm(), MachineOperand::CreateImm(3).getImm());
582   EXPECT_EQ(MI->getOperand(8).getImm(), MachineOperand::CreateImm(4).getImm());
601   MI->insert(&MI->getOperand(1), {MachineOperand::CreateImm(7)});