Lines Matching defs:offset
27 virtio_vfio_user_read_dev_config(struct virtio_dev *vdev, size_t offset,
32 SPDK_DEBUGLOG(virtio_vfio_user, "offset 0x%lx, length 0x%x\n", offset, length);
34 dev->pci_cap_device_specific_offset + offset,
39 virtio_vfio_user_write_dev_config(struct virtio_dev *vdev, size_t offset,
44 SPDK_DEBUGLOG(virtio_vfio_user, "offset 0x%lx, length 0x%x\n", offset, length);
46 dev->pci_cap_device_specific_offset + offset,
54 uint64_t offset;
58 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_STATUS;
60 offset, 1, &status, false);
74 uint64_t offset;
79 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_STATUS;
81 offset, 1, &status, true);
91 uint64_t offset;
96 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_DFSELECT;
98 offset, 4, &feature_select, true);
103 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_DF;
106 offset, 4, &features_lo, false);
112 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_DFSELECT;
114 offset, 4, &feature_select, true);
119 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_DF;
122 offset, 4, &features_hi, false);
136 uint64_t offset;
141 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_GFSELECT;
143 offset, 4, &feature_select, true);
149 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_GF;
152 offset, 4, &features_lo, true);
159 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_GFSELECT;
161 offset, 4, &feature_select, true);
167 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_GF;
170 offset, 4, &features_hi, true);
196 uint64_t offset;
200 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_SELECT;
202 offset, 2, &queue_id, true);
208 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_SIZE;
210 offset, 2, &qsize, false);
225 uint64_t desc_addr, avail_addr, used_addr, offset;
252 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_SELECT;
254 offset, 2, &vq->vq_queue_index, true);
260 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_DESCLO;
263 offset, 4, &addr_lo, true);
269 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_DESCHI;
272 offset, 4, &addr_hi, true);
278 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_AVAILLO;
281 offset, 4, &addr_lo, true);
287 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_AVAILHI;
290 offset, 4, &addr_hi, true);
296 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_USEDLO;
299 offset, 4, &addr_lo, true);
305 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_USEDHI;
308 offset, 4, &addr_hi, true);
314 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_NOFF;
316 offset, 2, ¬ify_off, false);
322 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_ENABLE;
325 offset, 2, &queue_enable, true);
346 uint64_t offset;
350 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_SELECT;
352 offset, 2, &vq->vq_queue_index, true);
359 offset = dev->pci_cap_common_cfg_offset + VIRTIO_PCI_COMMON_Q_ENABLE;
361 offset, 2, &queue_enable, true);