Lines Matching defs:__reg
120 __updatemsr(uint32_t __reg)
125 if (__reg != 0) {
136 #define __updatemsr(__reg)
143 fenv_t __reg;
160 __r.__bits.__reg &= ~__excepts;
171 *__flagp = __r.__bits.__reg & __excepts;
183 __r.__bits.__reg &= ~__excepts;
184 __r.__bits.__reg |= *__flagp & __excepts;
197 __r.__bits.__reg |= __excepts;
208 return (__r.__bits.__reg & __excepts);
217 return (__r.__bits.__reg & _ROUND_MASK);
228 __r.__bits.__reg &= ~_ROUND_MASK;
229 __r.__bits.__reg |= __round;
240 *__envp = __r.__bits.__reg;
251 *__envp = __r.__bits.__reg;
252 __r.__bits.__reg &= ~(FE_ALL_EXCEPT | _ENABLE_MASK);
254 __updatemsr(__r.__bits.__reg);
263 __r.__bits.__reg = *__envp;
265 __updatemsr(__r.__bits.__reg);
275 __r.__bits.__reg &= FE_ALL_EXCEPT;
276 __r.__bits.__reg |= *__envp;
278 __updatemsr(__r.__bits.__reg);
295 __oldmask = __r.__bits.__reg;
296 __r.__bits.__reg |= (__mask & FE_ALL_EXCEPT) >> _FPUSW_SHIFT;
298 __updatemsr(__r.__bits.__reg);
309 __oldmask = __r.__bits.__reg;
310 __r.__bits.__reg &= ~((__mask & FE_ALL_EXCEPT) >> _FPUSW_SHIFT);
312 __updatemsr(__r.__bits.__reg);
322 return ((__r.__bits.__reg & _ENABLE_MASK) << _FPUSW_SHIFT);