Lines Matching refs:m32c_cgen_ifld_table
791 const CGEN_IFLD m32c_cgen_ifld_table[] = variable
994 { 0, { &m32c_cgen_ifld_table[M32C_F_2_2] } },
995 { 0, { &m32c_cgen_ifld_table[M32C_F_7_1] } },
1000 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1001 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1006 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1007 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1012 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U16] } },
1013 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1018 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1019 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U16] } },
1024 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_U24] } },
1025 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_U8] } },
1030 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_U16] } },
1031 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_U8] } },
1036 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_U16] } },
1037 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_U8] } },
1042 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U16] } },
1043 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U16] } },
1048 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1049 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U24] } },
1054 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_U16] } },
1055 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_U16] } },
1060 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_U16] } },
1061 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_U16] } },
1066 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_56_U8] } },
1067 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_U8] } },
1072 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO16_S] } },
1073 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_U8] } },
1078 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_UNPREFIXED] } },
1079 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U8] } },
1084 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_UNPREFIXED] } },
1085 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S8] } },
1090 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_UNPREFIXED] } },
1091 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U16] } },
1096 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_UNPREFIXED] } },
1097 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S16] } },
1102 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_UNPREFIXED] } },
1103 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U16] } },
1104 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1109 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_PREFIXED] } },
1110 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1115 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_PREFIXED] } },
1116 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_S8] } },
1121 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_PREFIXED] } },
1122 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1123 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1128 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_PREFIXED] } },
1129 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1130 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_S8] } },
1135 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_PREFIXED] } },
1136 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1137 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U16] } },
1142 { 0, { &m32c_cgen_ifld_table[M32C_F_2_2] } },
1143 { 0, { &m32c_cgen_ifld_table[M32C_F_7_1] } },
1148 { 0, { &m32c_cgen_ifld_table[M32C_F_9_1] } },
1149 { 0, { &m32c_cgen_ifld_table[M32C_F_13_3] } },
1154 { 0, { &m32c_cgen_ifld_table[M32C_F_1_3] } },
1155 { 0, { &m32c_cgen_ifld_table[M32C_F_7_1] } },
1168 { 0, { &m32c_cgen_ifld_table[M32C_F_NIL] } },
1172 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC16_RN] } },
1176 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC16_RN] } },
1180 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_RN_UNPREFIXED_QI] } },
1184 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_RN_UNPREFIXED_HI] } },
1188 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_RN_UNPREFIXED_SI] } },
1192 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_RN_PREFIXED_QI] } },
1196 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_RN_PREFIXED_HI] } },
1200 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_RN_PREFIXED_SI] } },
1204 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC16_AN] } },
1208 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC16_AN] } },
1212 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC16_AN] } },
1216 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_UNPREFIXED] } },
1220 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_UNPREFIXED] } },
1224 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_UNPREFIXED] } },
1228 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_UNPREFIXED] } },
1232 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_PREFIXED] } },
1236 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_PREFIXED] } },
1240 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_PREFIXED] } },
1244 { 0, { &m32c_cgen_ifld_table[M32C_F_SRC32_AN_PREFIXED] } },
1248 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN] } },
1252 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN] } },
1256 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN] } },
1260 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN_EXT] } },
1272 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_UNPREFIXED_QI] } },
1276 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_UNPREFIXED_HI] } },
1280 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_UNPREFIXED_SI] } },
1284 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_EXT_UNPREFIXED] } },
1288 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_EXT_UNPREFIXED] } },
1292 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_PREFIXED_QI] } },
1296 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_PREFIXED_HI] } },
1300 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_PREFIXED_SI] } },
1304 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN_QI_S] } },
1308 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN_QI_S] } },
1312 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_RN] } },
1316 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_PREFIXED_QI] } },
1320 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_RN_UNPREFIXED_QI] } },
1360 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_AN] } },
1364 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_AN] } },
1368 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_AN] } },
1372 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_AN] } },
1376 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_AN_S] } },
1380 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_UNPREFIXED] } },
1384 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_UNPREFIXED] } },
1388 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_UNPREFIXED] } },
1392 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_UNPREFIXED] } },
1396 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_UNPREFIXED] } },
1400 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_PREFIXED] } },
1404 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_PREFIXED] } },
1408 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_PREFIXED] } },
1412 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_PREFIXED] } },
1416 { 0, { &m32c_cgen_ifld_table[M32C_F_DST16_AN] } },
1420 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_PREFIXED] } },
1424 { 0, { &m32c_cgen_ifld_table[M32C_F_DST32_AN_UNPREFIXED] } },
1448 { 0, { &m32c_cgen_ifld_table[M32C_F_5_1] } },
1452 { 0, { &m32c_cgen_ifld_table[M32C_F_8_8] } },
1456 { 0, { &m32c_cgen_ifld_table[M32C_F_8_8] } },
1460 { 0, { &m32c_cgen_ifld_table[M32C_F_4_1] } },
1464 { 0, { &m32c_cgen_ifld_table[M32C_F_4_1] } },
1468 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_U6] } },
1472 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_U8] } },
1476 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_U16] } },
1480 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_S8] } },
1484 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_S24] } },
1488 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_U24] } },
1492 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_10_U6] } },
1496 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U8] } },
1500 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U16] } },
1512 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S8] } },
1516 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S16] } },
1520 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1536 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_S8] } },
1544 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1548 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U16] } },
1552 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U24] } },
1556 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U24] } },
1560 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_S8] } },
1564 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_S16] } },
1568 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_U8] } },
1572 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_S8] } },
1576 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_U16] } },
1580 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_S16] } },
1584 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_U20] } },
1588 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_U24] } },
1592 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_U8] } },
1596 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_S8] } },
1600 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_U16] } },
1604 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_S16] } },
1616 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_8_S4] } },
1620 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_8_S4] } },
1624 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_8_S4] } },
1628 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_S8] } },
1632 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_8_S16] } },
1636 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_12_S4] } },
1640 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_12_S4] } },
1644 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_12_S4] } },
1648 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_13_U3] } },
1652 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_20_S4] } },
1656 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM_20_S4] } },
1660 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S8] } },
1664 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S16] } },
1672 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_S8] } },
1684 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_S8] } },
1688 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_S32] } },
1692 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_S16] } },
1696 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_S8] } },
1700 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_S16] } },
1708 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_S8] } },
1712 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_48_S16] } },
1720 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_56_S8] } },
1728 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_64_S16] } },
1732 { 0, { &m32c_cgen_ifld_table[M32C_F_IMM1_S] } },
1744 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U8] } },
1748 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_PREFIXED] } },
1752 { 0, { &m32c_cgen_ifld_table[M32C_F_BITNO32_UNPREFIXED] } },
1756 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U8] } },
1760 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_S8] } },
1764 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U16] } },
1812 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_5_3] } },
1820 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_8_8] } },
1824 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_8_16] } },
1828 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_8_24] } },
1832 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_16_8] } },
1836 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_24_8] } },
1840 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_32_8] } },
1844 { 0, { &m32c_cgen_ifld_table[M32C_F_LAB_40_8] } },
1880 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U8] } },
1884 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1888 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1892 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_16_U8] } },
1896 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_24_U8] } },
1900 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_32_U8] } },
1904 { 0, { &m32c_cgen_ifld_table[M32C_F_DSP_40_U8] } },
1908 { 0, { &m32c_cgen_ifld_table[M32C_F_COND16] } },
1912 { 0, { &m32c_cgen_ifld_table[M32C_F_COND16] } },
1916 { 0, { &m32c_cgen_ifld_table[M32C_F_COND16J_5] } },
1928 { 0, { &m32c_cgen_ifld_table[M32C_F_COND16] } },
1932 { 0, { &m32c_cgen_ifld_table[M32C_F_9_3] } },
1936 { 0, { &m32c_cgen_ifld_table[M32C_F_13_3] } },
1940 { 0, { &m32c_cgen_ifld_table[M32C_F_9_3] } },
1944 { 0, { &m32c_cgen_ifld_table[M32C_F_13_3] } },
1948 { 0, { &m32c_cgen_ifld_table[M32C_F_21_3] } },
1952 { 0, { &m32c_cgen_ifld_table[M32C_F_13_3] } },
1956 { 0, { &m32c_cgen_ifld_table[M32C_F_13_3] } },
1960 { 0, { &m32c_cgen_ifld_table[M32C_F_21_3] } },
62924 cd->ifld_table = & m32c_cgen_ifld_table[0]; in build_ifield_table()