Lines Matching refs:vscl

935 ; CHECK-NEXT:    vscl %v0, %v1, %s0, %s1
937 …tail call void @llvm.ve.vl.vscl.vvssl(<256 x double> %0, <256 x double> %1, i64 %2, i64 %3, i32 25…
942 declare void @llvm.ve.vl.vscl.vvssl(<256 x double>, <256 x double>, i64, i64, i32)
950 ; CHECK-NEXT:    vscl %v0, %v1, %s0, 0
952 …tail call void @llvm.ve.vl.vscl.vvssl(<256 x double> %0, <256 x double> %1, i64 %2, i64 0, i32 256)
962 ; CHECK-NEXT:    vscl %v0, %v1, 8, %s0
964 …tail call void @llvm.ve.vl.vscl.vvssl(<256 x double> %0, <256 x double> %1, i64 8, i64 %2, i32 256)
974 ; CHECK-NEXT:    vscl %v0, %v1, 8, 0
976   tail call void @llvm.ve.vl.vscl.vvssl(<256 x double> %0, <256 x double> %1, i64 8, i64 0, i32 256)
986 ; CHECK-NEXT:    vscl %v0, %v1, %s0, %s1, %vm1
988 …tail call void @llvm.ve.vl.vscl.vvssml(<256 x double> %0, <256 x double> %1, i64 %2, i64 %3, <256 …
993 declare void @llvm.ve.vl.vscl.vvssml(<256 x double>, <256 x double>, i64, i64, <256 x i1>, i32)
1001 ; CHECK-NEXT:    vscl %v0, %v1, %s0, 0, %vm1
1003 …tail call void @llvm.ve.vl.vscl.vvssml(<256 x double> %0, <256 x double> %1, i64 %2, i64 0, <256 x…
1013 ; CHECK-NEXT:    vscl %v0, %v1, 8, %s0, %vm1
1015 …tail call void @llvm.ve.vl.vscl.vvssml(<256 x double> %0, <256 x double> %1, i64 8, i64 %2, <256 x…
1025 ; CHECK-NEXT:    vscl %v0, %v1, 8, 0, %vm1
1027 …tail call void @llvm.ve.vl.vscl.vvssml(<256 x double> %0, <256 x double> %1, i64 8, i64 0, <256 x …
1038 ; CHECK-NEXT:    vscl %v0, %v1, %s0, %s2
1040 …tail call void @llvm.ve.vl.vscl.vvssl(<256 x double> %0, <256 x double> %1, i64 %2, i64 8, i32 256)
1050 ; CHECK-NEXT:    vscl.nc %v0, %v1, %s0, %s1
1065 ; CHECK-NEXT:    vscl.nc %v0, %v1, %s0, 0
1077 ; CHECK-NEXT:    vscl.nc %v0, %v1, 8, %s0
1089 ; CHECK-NEXT:    vscl.nc %v0, %v1, 8, 0
1101 ; CHECK-NEXT:    vscl.nc %v0, %v1, %s0, %s1, %vm1
1116 ; CHECK-NEXT:    vscl.nc %v0, %v1, %s0, 0, %vm1
1128 ; CHECK-NEXT:    vscl.nc %v0, %v1, 8, %s0, %vm1
1140 ; CHECK-NEXT:    vscl.nc %v0, %v1, 8, 0, %vm1
1153 ; CHECK-NEXT:    vscl.nc %v0, %v1, %s0, %s2
1165 ; CHECK-NEXT:    vscl.ot %v0, %v1, %s0, %s1
1180 ; CHECK-NEXT:    vscl.ot %v0, %v1, %s0, 0
1192 ; CHECK-NEXT:    vscl.ot %v0, %v1, 8, %s0
1204 ; CHECK-NEXT:    vscl.ot %v0, %v1, 8, 0
1216 ; CHECK-NEXT:    vscl.ot %v0, %v1, %s0, %s1, %vm1
1231 ; CHECK-NEXT:    vscl.ot %v0, %v1, %s0, 0, %vm1
1243 ; CHECK-NEXT:    vscl.ot %v0, %v1, 8, %s0, %vm1
1255 ; CHECK-NEXT:    vscl.ot %v0, %v1, 8, 0, %vm1
1268 ; CHECK-NEXT:    vscl.ot %v0, %v1, %s0, %s2
1280 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, %s0, %s1
1295 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, %s0, 0
1307 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, 8, %s0
1319 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, 8, 0
1331 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, %s0, %s1, %vm1
1346 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, %s0, 0, %vm1
1358 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, 8, %s0, %vm1
1370 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, 8, 0, %vm1
1383 ; CHECK-NEXT:    vscl.nc.ot %v0, %v1, %s0, %s2