Lines Matching refs:uxtw

4 ; VLDRH.u32 Qd, [base, offs, #uxtw #1]
9 ; CHECK-NEXT:    vstrh.32 q0, [r0, q1, uxtw #1]
19 ; VSTRW.32 Qd, [base, offs, uxtw #2]
24 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
33 ; VSTRW.32 Qd, [base, offs, uxtw #2]
38 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
48 ; VSTRW.32 Qd, [base, offs.zext, uxtw #2]
53 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
63 ; VSTRW.32 Qd, [base, offs.sext, uxtw #2]
68 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
78 ; VSTRW.32 Qd, [base, offs.zext, uxtw #2]
83 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
94 ; VSTRW.32 Qd, [base, offs.sext, uxtw #2]
99 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
110 ; VLDRH.u32 Qd, [base, offs.sext, uxtw #1]
115 ; CHECK-NEXT:    vstrh.32 q0, [r0, q1, uxtw #1]
126 ; VSTRH.32 Qd, [base, offs.sext, uxtw #1]
131 ; CHECK-NEXT:    vstrh.32 q0, [r0, q1, uxtw #1]
142 ; VSTRW.32 Qd, [base, offs.zext, uxtw #2]
147 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
157 ; VSTRW.32 Qd, [base, offs.sext, uxtw #2]
162 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
172 ; VSTRW.32 Qd, [base, offs.zext, uxtw #2]
177 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
188 ; VSTRW.32 Qd, [base, offs.sext, uxtw #2]
193 ; CHECK-NEXT:    vstrw.32 q0, [r0, q1, uxtw #2]
204 ; VLDRH.z32 Qd, [base, offs.sext, uxtw #1]
209 ; CHECK-NEXT:    vstrh.32 q0, [r0, q1, uxtw #1]
220 ; VLDRH.z32 Qd, [base, offs.zext, uxtw #1]
225 ; CHECK-NEXT:    vstrh.32 q0, [r0, q1, uxtw #1]