Lines Matching defs:RootSizeInBits

17913     unsigned RootSizeInBits, const SDLoc &DL, SelectionDAG &DAG,
39532   unsigned RootSizeInBits = RootVT.getSizeInBits();
39553   assert((RootSizeInBits % VT1.getSizeInBits()) == 0 &&
39554          (RootSizeInBits % VT2.getSizeInBits()) == 0 && "Vector size mismatch");
39565   unsigned BaseMaskEltSizeInBits = RootSizeInBits / NumBaseMaskElts;
39574   if (RootSizeInBits == 512 || (Subtarget.hasVLX() && RootSizeInBits >= 128)) {
39585       V1.getValueSizeInBits() >= RootSizeInBits &&
39595   if (VT1 == VT2 && VT1.getSizeInBits() == RootSizeInBits && VT1.isVector()) {
39623       return widenSubVector(Res, UseZero, Subtarget, DAG, DL, RootSizeInBits);
39769   unsigned MaskEltSizeInBits = RootSizeInBits / NumMaskElts;
39852   if (!UnaryShuffle && AllowFloatDomain && RootSizeInBits == 128 &&
39918   if (Subtarget.hasSSE4A() && AllowIntDomain && RootSizeInBits == 128) {
39956       if (ShuffleVT.getSizeInBits() < RootSizeInBits)
39957         Res = widenSubVector(Res, true, Subtarget, DAG, DL, RootSizeInBits);
39962     if (RootSizeInBits < 512 &&
40281   unsigned RootSizeInBits = RootVT.getSizeInBits();
40282   unsigned RootEltSizeInBits = RootSizeInBits / NumMaskElts;
40283   assert((RootSizeInBits % NumMaskElts) == 0 && "Unexpected root shuffle mask");
40287   unsigned WideSizeInBits = RootSizeInBits;
40308   unsigned Scale = WideSizeInBits / RootSizeInBits;
40309   if (WideSizeInBits <= RootSizeInBits ||
40310       (WideSizeInBits % RootSizeInBits) != 0)
40404         extractSubVector(WideShuffle, 0, DAG, SDLoc(Root), RootSizeInBits);
40415     unsigned RootSizeInBits, const SDLoc &DL, SelectionDAG &DAG,
40428   if (VT0.getSizeInBits() != RootSizeInBits || llvm::any_of(BC, [&](SDValue V) {
40450   unsigned EltSizeInBits = RootSizeInBits / Mask.size();
40514           MVT ShuffleVT = MVT::getVectorVT(MVT::f32, RootSizeInBits / 32);
40755   unsigned RootSizeInBits = RootVT.getSizeInBits();
40775   assert((RootSizeInBits % VT.getSizeInBits()) == 0 &&
40785   if (RootSizeInBits != VT.getSizeInBits()) {
40787     unsigned Scale = RootSizeInBits / VT.getSizeInBits();
40813              (RootSizeInBits % Op.getOperand(0).getValueSizeInBits()) == 0 &&
40828   if (RootSizeInBits > VT.getSizeInBits()) {
40829     unsigned NumSubVecs = RootSizeInBits / VT.getSizeInBits();
40987       unsigned Scale = RootSizeInBits / Op.getValueSizeInBits();
41001            (RootSizeInBits % Op.getOperand(0).getValueSizeInBits()) == 0 &&
41063         unsigned EltSizeInBits = RootSizeInBits / Mask.size();
41075           Ops, Mask, RootSizeInBits, DL, DAG, Subtarget))
41097     if (Op.getValueSizeInBits() < RootSizeInBits) {
41100       unsigned EltSizeInBits = RootSizeInBits / NumExpectedVectorElts;
41123   if (any_of(Ops, [RootSizeInBits](SDValue Op) {
41124         return Op.getValueSizeInBits() < RootSizeInBits;
41127       if (Op.getValueSizeInBits() < RootSizeInBits)
41129                             RootSizeInBits);
41165     if (Ops.size() != 2 || !Subtarget.hasAVX2() || RootSizeInBits != 128 ||
41166         (RootSizeInBits / Mask.size()) != 64 ||