Lines Matching defs:ResultReg
78 unsigned &ResultReg, unsigned Alignment = 1);
86 unsigned &ResultReg);
316 MachineMemOperand *MMO, unsigned &ResultReg,
465 ResultReg = createResultReg(RC);
467 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg);
700 unsigned &ResultReg) {
705 ResultReg = RR;
1348 unsigned ResultReg = 0;
1349 if (!X86FastEmitLoad(VT, AM, createMachineMemOperandFor(LI), ResultReg,
1353 updateValueMap(I, ResultReg);
1448 unsigned ResultReg = 0;
1452 ResultReg = createResultReg(&X86::GR32RegClass);
1454 ResultReg);
1455 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultReg, X86::sub_8bit);
1456 if (!ResultReg)
1461 ResultReg = createResultReg(&X86::GR8RegClass);
1463 ResultReg).addImm(1);
1468 if (ResultReg) {
1469 updateValueMap(I, ResultReg);
1497 ResultReg = createResultReg(&X86::GR8RegClass);
1509 ResultReg).addReg(FlagReg1).addReg(FlagReg2);
1510 updateValueMap(I, ResultReg);
1527 ResultReg).addImm(CC);
1528 updateValueMap(I, ResultReg);
1537 Register ResultReg = getRegForValue(I->getOperand(0));
1538 if (ResultReg == 0)
1545 ResultReg = fastEmitZExtFromI1(MVT::i8, ResultReg);
1548 if (ResultReg == 0)
1565 .addReg(ResultReg);
1567 ResultReg = createResultReg(&X86::GR64RegClass);
1569 ResultReg)
1576 Result32).addReg(ResultReg);
1578 ResultReg = fastEmitInst_extractsubreg(MVT::i16, Result32, X86::sub_16bit);
1580 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::ZERO_EXTEND,
1581 ResultReg);
1582 if (ResultReg == 0)
1586 updateValueMap(I, ResultReg);
1595 Register ResultReg = getRegForValue(I->getOperand(0));
1596 if (ResultReg == 0)
1603 Register ZExtReg = fastEmitZExtFromI1(MVT::i8, ResultReg);
1608 ResultReg = createResultReg(&X86::GR8RegClass);
1610 ResultReg).addReg(ZExtReg);
1620 Result32).addReg(ResultReg);
1622 ResultReg = fastEmitInst_extractsubreg(MVT::i16, Result32, X86::sub_16bit);
1624 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::SIGN_EXTEND,
1625 ResultReg);
1626 if (ResultReg == 0)
1630 updateValueMap(I, ResultReg);
1850 Register ResultReg = createResultReg(RC);
1851 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(OpReg), ResultReg)
1853 updateValueMap(I, ResultReg);
1993 unsigned ResultReg = 0;
2007 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultSuperReg,
2011 if (!ResultReg) {
2012 ResultReg = createResultReg(TypeEntry.RC);
2013 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Copy), ResultReg)
2016 updateValueMap(I, ResultReg);
2139 Register ResultReg = fastEmitInst_rri(Opc, RC, RHSReg, LHSReg, CC);
2140 updateValueMap(I, ResultReg);
2195 unsigned ResultReg;
2220 ResultReg = createResultReg(RC);
2222 TII.get(TargetOpcode::COPY), ResultReg).addReg(MovReg);
2241 ResultReg = createResultReg(RC);
2243 TII.get(TargetOpcode::COPY), ResultReg).addReg(VBlendReg);
2263 ResultReg = createResultReg(RC);
2265 TII.get(TargetOpcode::COPY), ResultReg).addReg(OrReg);
2267 updateValueMap(I, ResultReg);
2339 Register ResultReg =
2341 updateValueMap(I, ResultReg);
2365 Register ResultReg = createResultReg(RC);
2367 TII.get(TargetOpcode::COPY), ResultReg)
2369 updateValueMap(I, ResultReg);
2438 Register ResultReg = fastEmitInst_rr(Opcode, RC, ImplicitDefReg, OpReg);
2439 updateValueMap(I, ResultReg);
2472 Register ResultReg = createResultReg(RC);
2475 ResultReg);
2481 updateValueMap(I, ResultReg);
2535 Register ResultReg = fastEmitInst_extractsubreg(MVT::i8, InputReg,
2537 if (!ResultReg)
2540 updateValueMap(I, ResultReg);
2608 unsigned ResultReg = 0;
2622 // Move the lower 32-bits of ResultReg to another register of class GR32.
2625 ResultReg = createResultReg(&X86::GR32RegClass);
2626 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
2629 // The result value is in the lower 16-bits of ResultReg.
2631 ResultReg = fastEmitInst_extractsubreg(MVT::i16, ResultReg, RegIdx);
2645 // The result value is in the lower 32-bits of ResultReg.
2647 ResultReg = createResultReg(TLI.getRegClassFor(MVT::f32));
2649 TII.get(TargetOpcode::COPY), ResultReg)
2653 updateValueMap(II, ResultReg);
2830 Register ResultReg = createResultReg(RC);
2833 ResultReg);
2840 updateValueMap(II, ResultReg);
2893 unsigned ResultReg = 0;
2904 ResultReg = createResultReg(TLI.getRegClassFor(VT));
2907 TII.get(Opc[IsDec][VT.SimpleTy-MVT::i8]), ResultReg)
2910 ResultReg = fastEmit_ri(VT, VT, BaseOpc, LHSReg, CI->getZExtValue());
2914 if (!ResultReg) {
2918 ResultReg = fastEmit_rr(VT, VT, BaseOpc, LHSReg, RHSReg);
2923 if (BaseOpc == X86ISD::UMUL && !ResultReg) {
2932 ResultReg = fastEmitInst_r(MULOpc[VT.SimpleTy-MVT::i8],
2934 } else if (BaseOpc == X86ISD::SMUL && !ResultReg) {
2943 ResultReg = fastEmitInst_r(MULOpc[0], TLI.getRegClassFor(VT), RHSReg);
2945 ResultReg = fastEmitInst_rr(MULOpc[VT.SimpleTy-MVT::i8],
2949 if (!ResultReg)
2954 assert((ResultReg+1) == ResultReg2 && "Nonconsecutive result registers.");
2958 updateValueMap(II, ResultReg, 2);
3024 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3025 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
3028 updateValueMap(II, ResultReg);
3078 Register ResultReg = fastEmitInst_rr(Opc, RC, LHSReg, RHSReg);
3079 if (!ResultReg)
3082 updateValueMap(II, ResultReg);
3177 Register ResultReg = createResultReg(RC);
3179 TII.get(TargetOpcode::COPY), ResultReg)
3181 updateValueMap(&Arg, ResultReg);
3305 unsigned ResultReg;
3309 ResultReg = getRegForValue(PrevVal);
3311 if (!ResultReg)
3317 ResultReg = fastEmit_ri(VT, VT, ISD::AND, ResultReg, 1);
3322 ResultReg = getRegForValue(Val);
3325 if (!ResultReg)
3328 ArgRegs.push_back(ResultReg);
3587 Register ResultReg = FuncInfo.CreateRegs(CLI.RetTy);
3591 unsigned CopyReg = ResultReg + i;
3626 TII.get(Opc), ResultReg + i), FI);
3630 CLI.ResultReg = ResultReg;
3713 Register ResultReg = createResultReg(DstClass);
3715 TII.get(TargetOpcode::COPY), ResultReg).addReg(Reg);
3717 updateValueMap(I, ResultReg);
3742 Register ResultReg = createResultReg(&X86::GR64RegClass);
3744 TII.get(TargetOpcode::SUBREG_TO_REG), ResultReg)
3746 return ResultReg;
3823 Register ResultReg = createResultReg(TLI.getRegClassFor(VT.SimpleTy));
3832 TII.get(Opc), ResultReg);
3838 return ResultReg;
3842 TII.get(Opc), ResultReg),
3844 return ResultReg;
3864 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3870 ResultReg)
3878 TII.get(Opc), ResultReg), AM);
3880 return ResultReg;
3918 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3920 ResultReg);
3921 return ResultReg;
3948 Register ResultReg = createResultReg(RC);
3950 TII.get(Opc), ResultReg), AM);
3951 return ResultReg;
3984 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3985 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg);
3986 return ResultReg;
4042 Register ResultReg = createResultReg(RC);
4049 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, II, ResultReg)
4061 ResultReg)
4064 return ResultReg;