Lines Matching defs:DstTy

798   const LLT DstTy = MRI.getType(DstReg);
810   const TargetRegisterClass *DstRC = getRegClass(DstTy, DstRB);
862   const LLT DstTy = MRI.getType(DstReg);
865   assert(!(SrcTy == LLT::scalar(8) && DstTy == LLT::scalar(16)) &&
867   assert(!(SrcTy == LLT::scalar(8) && DstTy == LLT::scalar(32)) &&
869   assert(!(SrcTy == LLT::scalar(16) && DstTy == LLT::scalar(32)) &&
871   assert(!(SrcTy == LLT::scalar(8) && DstTy == LLT::scalar(64)) &&
873   assert(!(SrcTy == LLT::scalar(16) && DstTy == LLT::scalar(64)) &&
875   assert(!(SrcTy == LLT::scalar(32) && DstTy == LLT::scalar(64)) &&
882   if (DstTy == LLT::scalar(8))
884   else if (DstTy == LLT::scalar(16))
886   else if (DstTy == LLT::scalar(32))
888   else if (DstTy == LLT::scalar(64))
894   if (DstTy != LLT::scalar(8)) {
896         MRI.createVirtualRegister(getRegClass(DstTy, DstReg, MRI));
900     DefReg = MRI.createVirtualRegister(getRegClass(DstTy, DstReg, MRI));
927   const LLT DstTy = MRI.getType(DstReg);
936   assert(DstTy.getSizeInBits() > SrcTy.getSizeInBits() &&
939   const TargetRegisterClass *DstRC = getRegClass(DstTy, DstRB);
1134   const LLT DstTy = MRI.getType(DstReg);
1135   assert(DstTy.isScalar() && "selectUAddSub only supported for scalar types");
1139   switch (DstTy.getSizeInBits()) {
1169   const TargetRegisterClass *DstRC = getRegClass(DstTy, DstRB);
1232   const LLT DstTy = MRI.getType(DstReg);
1236   if (!DstTy.isVector())
1239   if (Index % DstTy.getSizeInBits() != 0)
1255   if (SrcTy.getSizeInBits() == 256 && DstTy.getSizeInBits() == 128) {
1263     if (DstTy.getSizeInBits() == 128)
1265     else if (DstTy.getSizeInBits() == 256)
1273   Index = Index / DstTy.getSizeInBits();
1283   const LLT DstTy = MRI.getType(DstReg);
1287   if (!DstTy.isVector() || !SrcTy.isVector())
1290   assert(SrcTy.getSizeInBits() > DstTy.getSizeInBits() &&
1293   if (DstTy.getSizeInBits() == 128)
1295   else if (DstTy.getSizeInBits() == 256)
1300   const TargetRegisterClass *DstRC = getRegClass(DstTy, DstReg, MRI);
1321   const LLT DstTy = MRI.getType(DstReg);
1326   if (!DstTy.isVector() || !SrcTy.isVector())
1329   assert(SrcTy.getSizeInBits() < DstTy.getSizeInBits() &&
1340   const TargetRegisterClass *DstRC = getRegClass(DstTy, DstReg, MRI);
1365   const LLT DstTy = MRI.getType(DstReg);
1369   if (!DstTy.isVector())
1388   if (DstTy.getSizeInBits() == 256 && InsertRegTy.getSizeInBits() == 128) {
1395   } else if (DstTy.getSizeInBits() == 512 && HasAVX512) {
1448   const LLT DstTy = MRI.getType(DstReg);
1455   Register DefReg = MRI.createGenericVirtualRegister(DstTy);
1461     Register Tmp = MRI.createGenericVirtualRegister(DstTy);
1520   const LLT DstTy = MRI.getType(DstReg);
1529       getLoadStoreOp(DstTy, RegBank, TargetOpcode::G_LOAD, Alignment);
1585     const LLT DstTy = MRI.getType(DstReg);
1586     const TargetRegisterClass *RC = getRegClass(DstTy, DstReg, MRI);