Lines Matching defs:Opc

159 static bool isUncondBranchOpcode(int Opc) { return Opc == SP::BA; }
161 static bool isI32CondBranchOpcode(int Opc) {
162   return Opc == SP::BCOND || Opc == SP::BPICC || Opc == SP::BPICCA ||
163          Opc == SP::BPICCNT || Opc == SP::BPICCANT;
166 static bool isI64CondBranchOpcode(int Opc) {
167   return Opc == SP::BPXCC || Opc == SP::BPXCCA || Opc == SP::BPXCCNT ||
168          Opc == SP::BPXCCANT;
171 static bool isRegCondBranchOpcode(int Opc) {
172   return Opc == SP::BPR || Opc == SP::BPRA || Opc == SP::BPRNT ||
173          Opc == SP::BPRANT;
176 static bool isFCondBranchOpcode(int Opc) {
177   return Opc == SP::FBCOND || Opc == SP::FBCONDA || Opc == SP::FBCOND_V9 ||
178          Opc == SP::FBCONDA_V9;
181 static bool isCondBranchOpcode(int Opc) {
182   return isI32CondBranchOpcode(Opc) || isI64CondBranchOpcode(Opc) ||
183          isRegCondBranchOpcode(Opc) || isFCondBranchOpcode(Opc);
186 static bool isIndirectBranchOpcode(int Opc) {
187   return Opc == SP::BINDrr || Opc == SP::BINDri;
192   unsigned Opc = LastInst->getOpcode();
197   Cond.push_back(MachineOperand::CreateImm(Opc));
202   if (isRegCondBranchOpcode(Opc)) {
344   unsigned Opc = Cond[0].getImm();
346   if (isRegCondBranchOpcode(Opc)) {
348     BuildMI(&MBB, DL, get(Opc)).addMBB(TBB).addImm(CC).addReg(Reg);
350     BuildMI(&MBB, DL, get(Opc)).addMBB(TBB).addImm(CC);