Lines Matching defs:RISCVPassConfig

349 class RISCVPassConfig : public TargetPassConfig {
351   RISCVPassConfig(RISCVTargetMachine &TM, PassManagerBase &PM)
422   return new RISCVPassConfig(*this, PM);
425 std::unique_ptr<CSEConfigBase> RISCVPassConfig::getCSEConfig() const {
429 FunctionPass *RISCVPassConfig::createRVVRegAllocPass(bool Optimized) {
444 bool RISCVPassConfig::addRegAssignAndRewriteFast() {
453 bool RISCVPassConfig::addRegAssignAndRewriteOptimized() {
463 void RISCVPassConfig::addIRPasses() {
479 bool RISCVPassConfig::addPreISel() {
502 void RISCVPassConfig::addCodeGenPrepare() {
508 bool RISCVPassConfig::addInstSelector() {
514 bool RISCVPassConfig::addIRTranslator() {
519 void RISCVPassConfig::addPreLegalizeMachineIR() {
527 bool RISCVPassConfig::addLegalizeMachineIR() {
532 void RISCVPassConfig::addPreRegBankSelect() {
537 bool RISCVPassConfig::addRegBankSelect() {
542 bool RISCVPassConfig::addGlobalInstructionSelect() {
547 void RISCVPassConfig::addPreSched2() {
554 void RISCVPassConfig::addPreEmitPass() {
567 void RISCVPassConfig::addPreEmitPass2() {
588 void RISCVPassConfig::addMachineSSAOptimization() {
601 void RISCVPassConfig::addPreRegAlloc() {
617 void RISCVPassConfig::addFastRegAlloc() {
623 void RISCVPassConfig::addPostRegAlloc() {