Lines Matching defs:isPPC64
181 bool isPPC64 = Subtarget.isPPC64();
182 setMinStackArgumentAlignment(isPPC64 ? Align(8) : Align(4));
205 if (isPPC64)
275 if (isPPC64 || Subtarget.hasFPCVT()) {
484 (Subtarget.hasP9Vector() && isPPC64) ? Custom : Expand);
564 if (Subtarget.hasDirectMove() && isPPC64) {
709 if (Subtarget.hasLFIWAX() || isPPC64) {
995 if (!DisableP10StoreForward && isPPC64 && !Subtarget.isLittleEndian()) {
1019 if (Subtarget.hasDirectMove() && isPPC64) {
1320 setOperationAction(ISD::SELECT_CC, MVT::i64, isPPC64 ? Custom : Expand);
1373 setOperationAction(ISD::READCYCLECOUNTER, MVT::i64, isPPC64 ? Legal : Custom);
1375 if (!isPPC64) {
1395 else if (isPPC64)
1400 setStackPointerRegisterToSaveRestore(isPPC64 ? PPC::X1 : PPC::R1);
1448 setLibcallName(RTLIB::MEMCPY, isPPC64 ? "___memmove64" : "___memmove");
1449 setLibcallName(RTLIB::MEMMOVE, isPPC64 ? "___memmove64" : "___memmove");
1450 setLibcallName(RTLIB::MEMSET, isPPC64 ? "___memset64" : "___memset");
1451 setLibcallName(RTLIB::BZERO, isPPC64 ? "___bzero64" : "___bzero");
1645 Align Alignment = Subtarget.isPPC64() ? Align(8) : Align(4);
1665 if (!Subtarget.isPPC64() || !Subtarget.hasVSX())
2884 Base = DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
2991 Base = DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
3195 SDValue Reg = Subtarget.isPPC64() ? DAG.getRegister(PPC::X2, VT)
3257 if (Subtarget.isPPC64() || Subtarget.isAIXABI())
3264 if (!Subtarget.isPPC64() || Subtarget.isAIXABI())
3281 if (!Subtarget.isPPC64() || Subtarget.isAIXABI())
3432 bool Is64Bit = Subtarget.isPPC64();
3579 bool is64bit = Subtarget.isPPC64();
3828 assert(!Subtarget.isPPC64() && "LowerVAARG is PPC32 only");
3919 assert(!Subtarget.isPPC64() && "LowerVACOPY is PPC32 only");
4000 bool isPPC64 = (PtrVT == MVT::i64);
4009 // TrampSize == (isPPC64 ? 48 : 40);
4011 DAG.getConstant(isPPC64 ? 48 : 40, dl, Subtarget.getScalarIntVT());
4034 if (Subtarget.isPPC64() || Subtarget.isAIXABI()) {
5239 int SlotSize = Subtarget.isPPC64() ? 8 : 4;
5304 SDValue PtrOff, int SPDiff, unsigned ArgOffset, bool isPPC64,
5311 if (isPPC64)
5322 CalculateTailCallArgDest(DAG, MF, isPPC64, Arg, SPDiff, ArgOffset,
5675 const Align Alignment = Subtarget.isPPC64() ? Align(8) : Align(4);
5724 const bool IsPPC64 = Subtarget.isPPC64();
5900 if (Subtarget.isSVR4ABI() && Subtarget.isPPC64())
5980 if (Subtarget.isPPC64())
6865 const bool IsPPC64 = Subtarget.isPPC64();
7221 const bool IsPPC64 = Subtarget.isPPC64();
7576 const bool IsPPC64 = Subtarget.isPPC64();
7972 bool isPPC64 = Subtarget.isPPC64();
7973 unsigned SP = isPPC64 ? PPC::X1 : PPC::R1;
7993 bool isPPC64 = Subtarget.isPPC64();
8006 RASI = MF.getFrameInfo().CreateFixedObject(isPPC64? 8 : 4, LROffset, false);
8016 bool isPPC64 = Subtarget.isPPC64();
8029 FPSI = MF.getFrameInfo().CreateFixedObject(isPPC64? 8 : 4, FPOffset, true);
8062 bool isPPC64 = Subtarget.isPPC64();
8065 int FI = MF.getFrameInfo().CreateFixedObject(isPPC64 ? 8 : 4, 0, false);
8579 if (Subtarget.hasDirectMove() && Subtarget.isPPC64())
8849 Subtarget.isPPC64() && Subtarget.hasFPCVT())
9035 assert(Subtarget.isPPC64() &&
9117 if (Subtarget.isPPC64()) {
9486 if (!Subtarget.isPPC64() || (Op0.getOpcode() != ISD::BUILD_PAIR) ||
9731 if (Subtarget.hasVSX() && Subtarget.isPPC64() &&
10591 bool isPPC64 = Subtarget.isPPC64();
10678 if (isPPC64 && (V1HasXXSWAPD || V2HasXXSWAPD)) {
11011 if (Subtarget.isPPC64())
11016 assert(Subtarget.isPPC64() && "rldimi is only available in 64-bit!");
11352 unsigned Opcode = Subtarget.isPPC64() ? PPC::CFENCE8 : PPC::CFENCE;
11369 if (!Subtarget.isPPC64())
11555 if (Subtarget.isPPC64()) {
11672 if (!DisableP10StoreForward && Subtarget.isPPC64() &&
11732 if ((VT == MVT::v2i64 || VT == MVT::v2f64) && !Subtarget.isPPC64())
12234 if (!Subtarget.isSVR4ABI() || Subtarget.isPPC64())
12534 bool is64bit = Subtarget.isPPC64();
12801 BaseReg = Subtarget.isPPC64() ? PPC::X1 : PPC::R1;
12803 BaseReg = Subtarget.isPPC64() ? PPC::BP8 : PPC::BP;
12806 TII->get(Subtarget.isPPC64() ? PPC::STD : PPC::STW))
12829 TII->get(Subtarget.isPPC64() ? PPC::MFLR8 : PPC::MFLR), LabelReg);
12832 if (Subtarget.isPPC64()) {
12992 const bool isPPC64 = Subtarget.isPPC64();
13033 Register SPReg = isPPC64 ? PPC::X1 : PPC::R1;
13034 Register FinalStackPtr = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13035 Register FramePointer = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13036 Register ActualNegSizeReg = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13044 isPPC64 ? PPC::PREPARE_PROBED_ALLOCA_64 : PPC::PREPARE_PROBED_ALLOCA_32;
13050 ProbeOpc = isPPC64 ? PPC::PREPARE_PROBED_ALLOCA_NEGSIZE_SAME_REG_64
13059 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::ADD8 : PPC::ADD4),
13067 Register ScratchReg = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13069 Register TempReg = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13070 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::LIS8 : PPC::LIS), TempReg)
13072 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::ORI8 : PPC::ORI),
13077 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::LI8 : PPC::LI), ScratchReg)
13082 Register Div = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13083 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::DIVD : PPC::DIVW), Div)
13086 Register Mul = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13087 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::MULLD : PPC::MULLW), Mul)
13090 Register NegMod = MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13091 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::SUBF8 : PPC::SUBF), NegMod)
13094 BuildMI(*MBB, {MI}, DL, TII->get(isPPC64 ? PPC::STDUX : PPC::STWUX), SPReg)
13103 BuildMI(TestMBB, DL, TII->get(isPPC64 ? PPC::CMPD : PPC::CMPW), CmpResult)
13117 BuildMI(BlockMBB, DL, TII->get(isPPC64 ? PPC::STDUX : PPC::STWUX), SPReg)
13128 MRI.createVirtualRegister(isPPC64 ? G8RC : GPRC);
13130 TII->get(isPPC64 ? PPC::DYNAREAOFFSET8 : PPC::DYNAREAOFFSET),
13134 BuildMI(TailMBB, DL, TII->get(isPPC64 ? PPC::ADD8 : PPC::ADD4), DstReg)
13547 bool is64bit = Subtarget.isPPC64();
14663 (N->getOperand(0).getValueType() == MVT::i32 && Subtarget.isPPC64())))
15669 (Op1VT == MVT::i32 || (Op1VT == MVT::i64 && Subtarget.isPPC64()) ||
16214 (Subtarget.hasLDBRX() && Subtarget.isPPC64() && Op1VT == MVT::i64))) {
16249 if (Subtarget.isPPC64() && !DCI.isBeforeLegalize() &&
16661 Subtarget.isPPC64() && N->getValueType(0) == MVT::i64;
16911 if (VT == MVT::i64 && !Subtarget.isPPC64())
17143 if (VT == MVT::i64 && Subtarget.isPPC64())
17147 if (VT == MVT::i64 && Subtarget.isPPC64())
17243 if (R.first && VT == MVT::i64 && Subtarget.isPPC64() &&
17454 bool isPPC64 = PtrVT == MVT::i64;
17460 FrameReg = isPPC64 ? PPC::X1 : PPC::R1;
17462 FrameReg = isPPC64 ? PPC::FP8 : PPC::FP;
17477 bool IsPPC64 = Subtarget.isPPC64();
17711 if (Subtarget.isPPC64()) {
17750 (Subtarget.isPPC64() && MemVT == MVT::i32)) &&
17934 return Subtarget.isPPC64() ? PPC::X3 : PPC::R3;
17939 return Subtarget.isPPC64() ? PPC::X4 : PPC::R4;
18142 if (!Subtarget.isISA3_0() || !Subtarget.isPPC64() ||
18186 if (!Subtarget.isPPC64())
18806 Disp = DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
19027 Base = DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
19083 Disp = FI ? DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
19104 return Subtarget.isPPC64() && Subtarget.hasQuadwordAtomics();