Lines Matching defs:ResultReg

155     bool PPCEmitLoad(MVT VT, Register &ResultReg, Address &Addr,
425 Register ResultReg = createResultReg(&PPC::G8RC_and_G8RC_NOX0RegClass);
427 ResultReg).addFrameIndex(Addr.Base.FI).addImm(0);
428 Addr.Base.Reg = ResultReg;
443 bool PPCFastISel::PPCEmitLoad(MVT VT, Register &ResultReg, Address &Addr,
450 // If ResultReg is given, it determines the register class of the load.
458 (ResultReg ? MRI.getRegClass(ResultReg) :
514 if (ResultReg == 0)
515 ResultReg = createResultReg(UseRC);
530 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
538 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
566 ResultReg);
604 Register ResultReg = 0;
605 if (!PPCEmitLoad(VT, ResultReg, Addr, RC, true,
608 updateValueMap(I, ResultReg);
1047 Register ResultReg = 0;
1048 if (!PPCEmitLoad(MVT::f64, ResultReg, Addr, RC, !IsSigned, LoadOpc))
1051 return ResultReg;
1172 Register ResultReg = 0;
1173 if (!PPCEmitLoad(VT, ResultReg, Addr, RC, !IsSigned))
1176 return ResultReg;
1294 Register ResultReg = createResultReg(RC ? RC : &PPC::G8RCRegClass);
1343 ResultReg)
1346 updateValueMap(I, ResultReg);
1360 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
1362 updateValueMap(I, ResultReg);
1510 unsigned ResultReg = 0;
1514 ResultReg = copyRegToRegClass(CpyRC, SourcePhysReg);
1518 ResultReg = createResultReg(TLI.getRegClassFor(RetVT));
1520 ResultReg).addReg(SourcePhysReg);
1529 ResultReg = copyRegToRegClass(&PPC::GPRCRegClass, SourcePhysReg);
1532 assert(ResultReg && "ResultReg unset!");
1534 CLI.ResultReg = ResultReg;
1922 Register ResultReg = createResultReg(RC);
1924 if (!PPCEmitIntExt(SrcVT, SrcReg, DestVT, ResultReg, IsZExt))
1927 updateValueMap(I, ResultReg);
2120 Register ResultReg = createResultReg(RC);
2125 TII.get(IsGPRC ? PPC::LI : PPC::LI8), ResultReg)
2134 TII.get(IsGPRC ? PPC::ORI : PPC::ORI8), ResultReg)
2139 TII.get(IsGPRC ? PPC::LIS : PPC::LIS8), ResultReg)
2142 return ResultReg;
2192 Register ResultReg = createResultReg(RC);
2194 ResultReg).addReg(TmpReg3).addImm(Lo);
2195 return ResultReg;
2280 Register ResultReg = createResultReg(&PPC::G8RC_and_G8RC_NOX0RegClass);
2282 ResultReg).addFrameIndex(SI->second).addImm(0);
2283 return ResultReg;
2293 // them. Thus ResultReg should be the def reg for the last redundant
2359 Register ResultReg = MI->getOperand(0).getReg();
2361 if (!PPCEmitLoad(VT, ResultReg, Addr, nullptr, IsZExt,