Lines Matching defs:Fixups
43 SmallVectorImpl<MCFixup> &Fixups,
48 return getMachineOpValue(MI, MO, Fixups, STI);
51 Fixups.push_back(MCFixup::create(0, MO.getExpr(),
153 SmallVectorImpl<MCFixup> &Fixups,
156 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups, STI);
159 Fixups.push_back(MCFixup::create(0, MO.getExpr(),
166 SmallVectorImpl<MCFixup> &Fixups,
169 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups, STI);
172 Fixups.push_back(MCFixup::create(0, MO.getExpr(),
179 SmallVectorImpl<MCFixup> &Fixups,
182 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups, STI);
185 Fixups.push_back(MCFixup::create(0, MO.getExpr(),
192 SmallVectorImpl<MCFixup> &Fixups,
195 unsigned RegBits = getMachineOpValue(MI, MI.getOperand(OpNo), Fixups, STI)
201 SmallVectorImpl<MCFixup> &Fixups,
204 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups, STI);
207 Fixups.push_back(MCFixup::create(IsLittleEndian? 0 : 2, MO.getExpr(),
213 SmallVectorImpl<MCFixup> &Fixups,
219 return getMachineOpValue(MI, MO, Fixups, STI);
222 Fixups.push_back(MCFixup::create(0, MO.getExpr(), Fixup));
228 SmallVectorImpl<MCFixup> &Fixups,
230 return getImm34Encoding(MI, OpNo, Fixups, STI,
236 SmallVectorImpl<MCFixup> &Fixups,
238 return getImm34Encoding(MI, OpNo, Fixups, STI,
243 SmallVectorImpl<MCFixup> &Fixups,
247 return getMachineOpValue(MI, MO, Fixups, STI) & 0xFFFF;
250 Fixups.push_back(MCFixup::create(IsLittleEndian? 0 : 2, MO.getExpr(),
257 SmallVectorImpl<MCFixup> &Fixups,
261 return ((getMachineOpValue(MI, MO, Fixups, STI) >> 2) & 0x3FFF);
264 Fixups.push_back(MCFixup::create(IsLittleEndian? 0 : 2, MO.getExpr(),
271 SmallVectorImpl<MCFixup> &Fixups,
277 return ((getMachineOpValue(MI, MO, Fixups, STI) >> 4) & 0xFFF);
281 Fixups.push_back(MCFixup::create(IsLittleEndian ? 0 : 2, MO.getExpr(),
288 SmallVectorImpl<MCFixup> &Fixups,
303 SmallVectorImpl<MCFixup> &Fixups,
317 return (getMachineOpValue(MI, MO, Fixups, STI)) & 0x3FFFFFFFFUL;
340 Fixups.push_back(
374 Fixups.push_back(
386 SmallVectorImpl<MCFixup> &Fixups,
390 return (getMachineOpValue(MI, MO, Fixups, STI)) & 0x3FFFFFFFFUL;
395 SmallVectorImpl<MCFixup> &Fixups,
400 return getMachineOpValue(MI, MO, Fixups, STI) >> 3;
405 SmallVectorImpl<MCFixup> &Fixups,
410 return getMachineOpValue(MI, MO, Fixups, STI) >> 2;
415 SmallVectorImpl<MCFixup> &Fixups,
420 return getMachineOpValue(MI, MO, Fixups, STI) >> 1;
424 SmallVectorImpl<MCFixup> &Fixups,
427 if (MO.isReg()) return getMachineOpValue(MI, MO, Fixups, STI);
436 Fixups.push_back(MCFixup::create(IsPCRel ? 1 : 0, Expr,
444 SmallVectorImpl<MCFixup> &Fixups,
450 Fixups.push_back(MCFixup::create(0, MO.getExpr(),
452 return getDirectBrEncoding(MI, OpNo, Fixups, STI);
457 SmallVectorImpl<MCFixup> &Fixups,
482 SmallVectorImpl<MCFixup> &Fixups,
503 SmallVectorImpl<MCFixup> &Fixups,
505 uint64_t Bits = getBinaryCodeForInstr(MI, Fixups, STI);