Lines Matching defs:RegIdx

890     struct RegIdxOp RegIdx;
905     Op->RegIdx.Index = Index;
906     Op->RegIdx.RegInfo = RegInfo;
907     Op->RegIdx.Kind = RegKind;
908     Op->RegIdx.Tok.Data = Str.data();
909     Op->RegIdx.Tok.Length = Str.size();
919     assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
920     AsmParser.warnIfRegIndexIsAT(RegIdx.Index, StartLoc);
922     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
928     assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
930     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
936     assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
938     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
945     assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
946     if (RegIdx.Index % 2 != 0)
948     return RegIdx.RegInfo->getRegClass(Mips::AFGR64RegClassID)
949         .getRegister(RegIdx.Index / 2);
955     assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
956     return RegIdx.RegInfo->getRegClass(Mips::FGR64RegClassID)
957         .getRegister(RegIdx.Index);
963     assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
964     return RegIdx.RegInfo->getRegClass(Mips::FGR32RegClassID)
965         .getRegister(RegIdx.Index);
971     assert(isRegIdx() && (RegIdx.Kind & RegKind_FCC) && "Invalid access!");
972     return RegIdx.RegInfo->getRegClass(Mips::FCCRegClassID)
973         .getRegister(RegIdx.Index);
979     assert(isRegIdx() && (RegIdx.Kind & RegKind_MSA128) && "Invalid access!");
983     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
989     assert(isRegIdx() && (RegIdx.Kind & RegKind_MSACtrl) && "Invalid access!");
991     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
997     assert(isRegIdx() && (RegIdx.Kind & RegKind_COP0) && "Invalid access!");
999     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1005     assert(isRegIdx() && (RegIdx.Kind & RegKind_COP2) && "Invalid access!");
1007     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1013     assert(isRegIdx() && (RegIdx.Kind & RegKind_COP3) && "Invalid access!");
1015     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1021     assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
1023     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1029     assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
1031     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1037     assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
1039     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1045     assert(isRegIdx() && (RegIdx.Kind & RegKind_CCR) && "Invalid access!");
1047     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1053     assert(isRegIdx() && (RegIdx.Kind & RegKind_HWRegs) && "Invalid access!");
1055     return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1150     if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
1160     if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
1294     return isGPRAsmReg() && RegIdx.Index == 0;
1463     if (Kind == k_RegisterIndex && RegIdx.Index == 0 &&
1464         RegIdx.Kind & RegKind_GPR)
1610     return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index == 0;
1614    return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index > 0 &&
1615           RegIdx.Index <= 31;
1619     return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index <= 31;
1623     if (!(isRegIdx() && RegIdx.Kind))
1625     return ((RegIdx.Index >= 2 && RegIdx.Index <= 7)
1626             || RegIdx.Index == 16 || RegIdx.Index == 17);
1630     if (!(isRegIdx() && RegIdx.Kind))
1632     return (RegIdx.Index == 0 ||
1633             (RegIdx.Index >= 2 && RegIdx.Index <= 7) ||
1634             RegIdx.Index == 17);
1638     if (!(isRegIdx() && RegIdx.Kind))
1640     return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) ||
1641       (RegIdx.Index >= 16 && RegIdx.Index <= 20));
1645     if (!(isRegIdx() && RegIdx.Kind))
1647     return RegIdx.Index >= 4 && RegIdx.Index <= 6;
1651     if (!(isRegIdx() && RegIdx.Kind))
1653     return (RegIdx.Index == 21 || RegIdx.Index == 22 ||
1654       (RegIdx.Index >= 5 && RegIdx.Index <= 7));
1659     return isRegIdx() && RegIdx.Kind & RegKind_FGR && RegIdx.Index <= 31;
1664     return isRegIdx() && RegIdx.Kind == RegKind_FGR && RegIdx.Index <= 31;
1668     return isRegIdx() && RegIdx.Kind & RegKind_HWRegs && RegIdx.Index <= 31;
1672     return isRegIdx() && RegIdx.Kind & RegKind_CCR && RegIdx.Index <= 31;
1676     if (!(isRegIdx() && RegIdx.Kind & RegKind_FCC))
1678     return RegIdx.Index <= 7;
1682     return isRegIdx() && RegIdx.Kind & RegKind_ACC && RegIdx.Index <= 3;
1686     return isRegIdx() && RegIdx.Kind & RegKind_COP0 && RegIdx.Index <= 31;
1690     return isRegIdx() && RegIdx.Kind & RegKind_COP2 && RegIdx.Index <= 31;
1694     return isRegIdx() && RegIdx.Kind & RegKind_COP3 && RegIdx.Index <= 31;
1698     return isRegIdx() && RegIdx.Kind & RegKind_MSA128 && RegIdx.Index <= 31;
1702     return isRegIdx() && RegIdx.Kind & RegKind_MSACtrl && RegIdx.Index <= 7;
1725       OS << "RegIdx<" << RegIdx.Index << ":" << RegIdx.Kind << ", "
1726          << StringRef(RegIdx.Tok.Data, RegIdx.Tok.Length) << ">";
1749       StringRef Token(RegIdx.Tok.Data, RegIdx.Tok.Length);
1750       StringRef OtherToken(Other.RegIdx.Tok.Data, Other.RegIdx.Tok.Length);