Lines Matching defs:isPre

1594   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1597   if (LoadedVT == MVT::i32 && isPre &&
1601   } else if (LoadedVT == MVT::i32 && !isPre &&
1607     Opcode = isPre ? ARM::LDR_PRE_REG : ARM::LDR_POST_REG;
1614       ? (isPre ? ARM::LDRSH_PRE : ARM::LDRSH_POST)
1615       : (isPre ? ARM::LDRH_PRE : ARM::LDRH_POST);
1620         Opcode = isPre ? ARM::LDRSB_PRE : ARM::LDRSB_POST;
1623       if (isPre &&
1627       } else if (!isPre &&
1633         Opcode = isPre ? ARM::LDRB_PRE_REG : ARM::LDRB_POST_REG;
1701   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1707       Opcode = isPre ? ARM::t2LDR_PRE : ARM::t2LDR_POST;
1711         Opcode = isPre ? ARM::t2LDRSH_PRE : ARM::t2LDRSH_POST;
1713         Opcode = isPre ? ARM::t2LDRH_PRE : ARM::t2LDRH_POST;
1718         Opcode = isPre ? ARM::t2LDRSB_PRE : ARM::t2LDRSB_POST;
1720         Opcode = isPre ? ARM::t2LDRB_PRE : ARM::t2LDRB_POST;
1746   bool isSExtLd, isPre;
1765     isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1781     isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
1796       Opcode = isPre ? ARM::MVE_VLDRHS32_pre : ARM::MVE_VLDRHS32_post;
1798       Opcode = isPre ? ARM::MVE_VLDRHU32_pre : ARM::MVE_VLDRHU32_post;
1802       Opcode = isPre ? ARM::MVE_VLDRBS16_pre : ARM::MVE_VLDRBS16_post;
1804       Opcode = isPre ? ARM::MVE_VLDRBU16_pre : ARM::MVE_VLDRBU16_post;
1808       Opcode = isPre ? ARM::MVE_VLDRBS32_pre : ARM::MVE_VLDRBS32_post;
1810       Opcode = isPre ? ARM::MVE_VLDRBU32_pre : ARM::MVE_VLDRBU32_post;
1815     Opcode = isPre ? ARM::MVE_VLDRWU32_pre : ARM::MVE_VLDRWU32_post;
1820     Opcode = isPre ? ARM::MVE_VLDRHU16_pre : ARM::MVE_VLDRHU16_post;
1823     Opcode = isPre ? ARM::MVE_VLDRBU8_pre : ARM::MVE_VLDRBU8_post;