Lines Matching defs:is64BitVector

340                         bool is64BitVector);
1936                                        unsigned NumVecs, bool is64BitVector) {
1938   if (!is64BitVector && NumVecs < 3)
2123   bool is64BitVector = VT.is64BitVector();
2124   Align = GetVLDSTAlign(Align, dl, NumVecs, is64BitVector);
2153     if (!is64BitVector)
2169   if (is64BitVector || NumVecs <= 2) {
2170     unsigned Opc = (is64BitVector ? DOpcodes[OpcodeIndex] :
2238   unsigned Sub0 = (is64BitVector ? ARM::dsub_0 : ARM::qsub_0);
2268   bool is64BitVector = VT.is64BitVector();
2269   Align = GetVLDSTAlign(Align, dl, NumVecs, is64BitVector);
2303   if (is64BitVector || NumVecs <= 2) {
2307     } else if (is64BitVector) {
2329     unsigned Opc = (is64BitVector ? DOpcodes[OpcodeIndex] :
2423   bool is64BitVector = VT.is64BitVector();
2461     if (!is64BitVector)
2487     if (is64BitVector)
2496     if (is64BitVector)
2507   unsigned Opc = (is64BitVector ? DOpcodes[OpcodeIndex] :
2521   unsigned Sub0 = is64BitVector ? ARM::dsub_0 : ARM::qsub_0;
2960   bool is64BitVector = VT.is64BitVector();
2998   if (!is64BitVector)
3014   unsigned Opc = is64BitVector    ? DOpcodes[OpcodeIndex]
3030   if (is64BitVector || NumVecs == 1) {
3058     unsigned SubIdx = is64BitVector ? ARM::dsub_0 : ARM::qsub_0;
3613   assert((VT.is64BitVector() || VT.is128BitVector()) &&
3619     return VT.is64BitVector() ? Opc64[0] : Opc128[0];
3621     return VT.is64BitVector() ? Opc64[1] : Opc128[1];
3623     return VT.is64BitVector() ? Opc64[2] : Opc128[2];