Lines Matching defs:D0
519 const TargetRegisterInfo *TRI, MCRegister &D0,
522 D0 = TRI->getSubReg(Reg, ARM::dsub_0);
527 D0 = TRI->getSubReg(Reg, ARM::dsub_4);
532 D0 = TRI->getSubReg(Reg, ARM::dsub_3);
537 D0 = TRI->getSubReg(Reg, ARM::dsub_0);
543 D0 = TRI->getSubReg(Reg, ARM::dsub_1);
592 MCRegister D0, D1, D2, D3;
593 GetDSubRegs(DstReg, RegSpc, TRI, D0, D1, D2, D3);
594 MIB.addReg(D0, RegState::Define | getDeadRegState(DstIsDead));
718 MCRegister D0, D1, D2, D3;
719 GetDSubRegs(SrcReg, RegSpc, TRI, D0, D1, D2, D3);
720 MIB.addReg(D0, getUndefRegState(SrcIsUndef));
772 MCRegister D0, D1, D2, D3;
778 GetDSubRegs(DstReg, RegSpc, TRI, D0, D1, D2, D3);
779 MIB.addReg(D0, RegState::Define | getDeadRegState(DstIsDead));
801 GetDSubRegs(MO.getReg(), RegSpc, TRI, D0, D1, D2, D3);
806 MIB.addReg(D0, SrcFlags);
854 MCRegister D0, D1, D2, D3;
855 GetDSubRegs(SrcReg, SingleSpc, TRI, D0, D1, D2, D3);
856 MIB.addReg(D0);
1222 (Reg >= ARM::D0 && Reg <= ARM::D15) ||
1231 } else if (Reg >= ARM::D0 && Reg <= ARM::D15) {
1232 int R = Reg - ARM::D0;
1320 unsigned Reg = ARM::D0 + D;
1545 .addImm((Reg - ARM::D0) * 2)
1553 .addImm((Reg - ARM::D0) * 2)
1557 .addImm((Reg - ARM::D0) * 2 + 1)
1714 .addImm((Reg - ARM::D0) * 2)
1793 (Reg >= ARM::D0 && Reg <= ARM::D15) ||
2836 Register D0 = TRI->getSubReg(DstReg, ARM::dsub_0);
2838 MIB.addReg(D0, RegState::Define | getDeadRegState(DstIsDead))
2868 Register D0 = TRI->getSubReg(SrcReg, ARM::dsub_0);
2870 MIB.addReg(D0, SrcIsKill ? RegState::Kill : 0)