Lines Matching defs:Opc

124   // Return the non-pre/post incrementing version of 'Opc'. Return 0
126   virtual unsigned getUnindexedOpcode(unsigned Opc) const = 0;
575 bool isUncondBranchOpcode(int Opc) {
576   return Opc == ARM::B || Opc == ARM::tB || Opc == ARM::t2B;
582 static inline bool isVPTOpcode(int Opc) {
583   return Opc == ARM::MVE_VPTv16i8 || Opc == ARM::MVE_VPTv16u8 ||
584          Opc == ARM::MVE_VPTv16s8 || Opc == ARM::MVE_VPTv8i16 ||
585          Opc == ARM::MVE_VPTv8u16 || Opc == ARM::MVE_VPTv8s16 ||
586          Opc == ARM::MVE_VPTv4i32 || Opc == ARM::MVE_VPTv4u32 ||
587          Opc == ARM::MVE_VPTv4s32 || Opc == ARM::MVE_VPTv4f32 ||
588          Opc == ARM::MVE_VPTv8f16 || Opc == ARM::MVE_VPTv16i8r ||
589          Opc == ARM::MVE_VPTv16u8r || Opc == ARM::MVE_VPTv16s8r ||
590          Opc == ARM::MVE_VPTv8i16r || Opc == ARM::MVE_VPTv8u16r ||
591          Opc == ARM::MVE_VPTv8s16r || Opc == ARM::MVE_VPTv4i32r ||
592          Opc == ARM::MVE_VPTv4u32r || Opc == ARM::MVE_VPTv4s32r ||
593          Opc == ARM::MVE_VPTv4f32r || Opc == ARM::MVE_VPTv8f16r ||
594          Opc == ARM::MVE_VPST;
651 bool isCondBranchOpcode(int Opc) {
652   return Opc == ARM::Bcc || Opc == ARM::tBcc || Opc == ARM::t2Bcc;
655 static inline bool isJumpTableBranchOpcode(int Opc) {
656   return Opc == ARM::BR_JTr || Opc == ARM::BR_JTm_i12 ||
657          Opc == ARM::BR_JTm_rs || Opc == ARM::BR_JTadd || Opc == ARM::tBR_JTr ||
658          Opc == ARM::t2BR_JT;
662 bool isIndirectBranchOpcode(int Opc) {
663   return Opc == ARM::BX || Opc == ARM::MOVPCRX || Opc == ARM::tBRIND;
667   int Opc = MI.getOpcode();
668   switch (Opc) {
721 static inline bool isSpeculationBarrierEndBBOpcode(int Opc) {
722   return Opc == ARM::SpeculationBarrierISBDSBEndBB ||
723          Opc == ARM::SpeculationBarrierSBEndBB ||
724          Opc == ARM::t2SpeculationBarrierISBDSBEndBB ||
725          Opc == ARM::t2SpeculationBarrierSBEndBB;
728 static inline bool isPopOpcode(int Opc) {
729   return Opc == ARM::tPOP_RET || Opc == ARM::LDMIA_RET ||
730          Opc == ARM::t2LDMIA_RET || Opc == ARM::tPOP || Opc == ARM::LDMIA_UPD ||
731          Opc == ARM::t2LDMIA_UPD || Opc == ARM::VLDMDIA_UPD;
734 static inline bool isPushOpcode(int Opc) {
735   return Opc == ARM::tPUSH || Opc == ARM::t2STMDB_UPD ||
736          Opc == ARM::STMDB_UPD || Opc == ARM::VSTMDDB_UPD;
739 static inline bool isSubImmOpcode(int Opc) {
740   return Opc == ARM::SUBri ||
741          Opc == ARM::tSUBi3 || Opc == ARM::tSUBi8 ||
742          Opc == ARM::tSUBSi3 || Opc == ARM::tSUBSi8 ||
743          Opc == ARM::t2SUBri || Opc == ARM::t2SUBri12 || Opc == ARM::t2SUBSri;
746 static inline bool isMovRegOpcode(int Opc) {
747   return Opc == ARM::MOVr || Opc == ARM::tMOVr || Opc == ARM::t2MOVr;
773   unsigned Opc = MI.getOpcode();
774   switch (Opc) {
797 unsigned getMatchingCondBranchOpcode(unsigned Opc);