Lines Matching defs:SOffset

1095   MachineOperand *SOffset = TII->getNamedOperand(MI, AMDGPU::OpName::soffset);
1096   assert(SOffset->isImm() && SOffset->getImm() == 0);
1539   MCRegister SOffset = ScratchOffsetReg;
1610   if (!IsOffsetLegal || (IsFlat && !SOffset && !ST.hasFlatScratchSTMode())) {
1611     SOffset = MCRegister();
1618       SOffset = RS->scavengeRegisterBackwards(AMDGPU::SGPR_32RegClass, MI, false, 0, false);
1626           SOffset = Reg;
1633       SOffset = Register();
1635     if (!SOffset) {
1651     } else if (!SOffset && CanClobberSCC) {
1664       SOffset = ScratchOffsetReg;
1676     if (!UseVGPROffset && !SOffset)
1683       BuildMI(MBB, MI, DL, TII->get(AMDGPU::S_MOV_B32), SOffset).addImm(Offset);
1686       auto Add = BuildMI(MBB, MI, DL, TII->get(AMDGPU::S_ADD_I32), SOffset)
1695   if (IsFlat && SOffset == AMDGPU::NoRegister) {
1850     if (SOffset == AMDGPU::NoRegister) {
1860       MIB.addReg(SOffset, SOffsetRegState);
1915     BuildMI(MBB, MI, DL, TII->get(AMDGPU::S_ADD_I32), SOffset)
1916         .addReg(SOffset)
3164       auto &SOffset = *TII->getNamedOperand(*MI, AMDGPU::OpName::soffset);
3165       assert((SOffset.isImm() && SOffset.getImm() == 0));
3168         SOffset.ChangeToRegister(FrameReg, false);