Lines Matching defs:IsStore

1418   bool IsStore = MI->mayStore();
1422   unsigned Dst = IsStore ? Reg : ValueReg;
1423   unsigned Src = IsStore ? ValueReg : Reg;
1436   unsigned Opc = (IsStore ^ IsVGPR) ? AMDGPU::V_ACCVGPR_WRITE_B32_e64
1455   bool IsStore = MI->mayStore();
1458   int LoadStoreOp = IsStore ?
1487   bool IsStore = TII->get(LoadStoreOp).mayStore();
1494     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORD_SADDR
1498     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX2_SADDR
1502     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX3_SADDR
1506     LoadStoreOp = IsStore ? AMDGPU::SCRATCH_STORE_DWORDX4_SADDR
1534   bool IsStore = Desc->mayStore();
1718       int NewLoadStoreOp = IsStore ? getOffenMUBUFStore(LoadStoreOp)
1740     unsigned SrcDstRegState = getDefRegState(!IsStore);
1751     bool NeedSuperRegDef = e > 1 && IsStore && IsFirstSubReg;
1774       if (NeedSuperRegDef || (IsSubReg && IsStore && Lane == LaneS && IsFirstSubReg)) {
1812       if (IsStore) {
1839             .addReg(SubReg, getDefRegState(!IsStore) | getKillRegState(IsKill));
1875     if (!IsStore && IsAGPR && TmpIntermediateVGPR != AMDGPU::NoRegister) {
1906     if (!IsStore && MI != MBB.end() && MI->isReturn() &&