Lines Matching defs:FrameReg
690 MCRegister FrameReg = MFI->getFrameOffsetReg();
691 if (FrameReg) {
692 reserveRegisterTuples(Reserved, FrameReg);
693 assert(!isSubRegister(ScratchRSrcReg, FrameReg));
1928 Register FrameReg =
1943 FrameReg, (int64_t)Offset * SB.EltSize, MMO, SB.RS);
1948 FrameReg, (int64_t)Offset * SB.EltSize, MMO, SB.RS);
2294 Register FrameReg = FrameInfo.isFixedObjectIndex(Index) && hasBasePointer(*MF)
2399 *MBB, MI, DL, Opc, Index, VData->getReg(), VData->isKill(), FrameReg,
2468 *MBB, MI, DL, Opc, Index, VData->getReg(), VData->isKill(), FrameReg,
2514 Register MaterializedReg = FrameReg;
2536 if (FrameReg && !ST.enableFlatScratch()) {
2552 .addReg(FrameReg);
2575 MaterializedReg != FrameReg ? RegState::Kill : 0);
2588 MaterializedReg != FrameReg ? RegState::Kill : 0;
2701 assert(FrameReg || MFI->isBottomOfStack());
2705 Register MaterializedReg = FrameReg;
2717 if (FrameReg && !ST.enableFlatScratch()) {
2726 .addReg(FrameReg)
2749 if (!TmpReg && MaterializedReg == FrameReg) {
2804 if (FrameReg)
2805 FIOp->ChangeToRegister(FrameReg, false);
2813 if (FrameReg)
2856 if (!FrameReg) {
2867 if (!Offset && FrameReg && UseSGPR) {
2868 FIOp->setReg(FrameReg);
2880 if ((!FrameReg || !Offset) && TmpReg) {
2883 if (FrameReg)
2884 MIB.addReg(FrameReg);
2901 if ((!TmpSReg && !FrameReg) || (!TmpReg && !UseSGPR))
2906 TmpSReg = FrameReg;
2907 FIOp->setReg(FrameReg);
2914 .addReg(FrameReg)
2924 .addReg(FrameReg)
2932 if (TmpSReg == FrameReg) {
2939 .addReg(FrameReg)
2950 FrameReg)
2951 .addReg(FrameReg)
2991 Shift.addImm(ST.getWavefrontSizeLog2()).addReg(FrameReg);
2993 Shift.addReg(FrameReg).addImm(ST.getWavefrontSizeLog2());
3016 .addReg(FrameReg);
3060 Register ScaledReg = TmpScaledReg.isValid() ? TmpScaledReg : FrameReg;
3065 .addReg(FrameReg)
3079 .addReg(FrameReg);
3116 Add.addImm(ST.getWavefrontSize()).addReg(FrameReg).addImm(0);
3143 .addReg(FrameReg)
3167 if (FrameReg != AMDGPU::NoRegister)
3168 SOffset.ChangeToRegister(FrameReg, false);