Lines Matching defs:ResultReg1

3694     unsigned ResultReg1 = 0, ResultReg2 = 0, MulReg = 0;
3699       ResultReg1 = emitAdd(VT, LHS, RHS, /*SetFlags=*/true);
3703       ResultReg1 = emitAdd(VT, LHS, RHS, /*SetFlags=*/true);
3707       ResultReg1 = emitSub(VT, LHS, RHS, /*SetFlags=*/true);
3711       ResultReg1 = emitSub(VT, LHS, RHS, /*SetFlags=*/true);
3775       ResultReg1 = createResultReg(TLI.getRegClassFor(VT));
3777               TII.get(TargetOpcode::COPY), ResultReg1).addReg(MulReg);
3780     if (!ResultReg1)
3787     assert((ResultReg1 + 1) == ResultReg2 &&
3789     updateValueMap(II, ResultReg1, 2);
5082   const Register ResultReg1 = createResultReg(ResRC);
5088       .addDef(ResultReg1)
5096       .addUse(ResultReg1)
5106   assert((ResultReg1 + 1) == ResultReg2 && "Nonconsecutive result registers.");
5107   updateValueMap(I, ResultReg1, 2);