Lines Matching defs:src
17 vbfloat16mf4_t test_vreinterpret_v_i16mf4_bf16mf4(vint16mf4_t src) {
18 return __riscv_vreinterpret_bf16mf4(src);
27 vbfloat16mf2_t test_vreinterpret_v_i16mf2_bf16mf2(vint16mf2_t src) {
28 return __riscv_vreinterpret_bf16mf2(src);
37 vbfloat16m1_t test_vreinterpret_v_i16m1_bf16m1(vint16m1_t src) {
38 return __riscv_vreinterpret_bf16m1(src);
47 vbfloat16m2_t test_vreinterpret_v_i16m2_bf16m2(vint16m2_t src) {
48 return __riscv_vreinterpret_bf16m2(src);
57 vbfloat16m4_t test_vreinterpret_v_i16m4_bf16m4(vint16m4_t src) {
58 return __riscv_vreinterpret_bf16m4(src);
67 vbfloat16m8_t test_vreinterpret_v_i16m8_bf16m8(vint16m8_t src) {
68 return __riscv_vreinterpret_bf16m8(src);
77 vbfloat16mf4_t test_vreinterpret_v_u16mf4_bf16mf4(vuint16mf4_t src) {
78 return __riscv_vreinterpret_bf16mf4(src);
87 vbfloat16mf2_t test_vreinterpret_v_u16mf2_bf16mf2(vuint16mf2_t src) {
88 return __riscv_vreinterpret_bf16mf2(src);
97 vbfloat16m1_t test_vreinterpret_v_u16m1_bf16m1(vuint16m1_t src) {
98 return __riscv_vreinterpret_bf16m1(src);
107 vbfloat16m2_t test_vreinterpret_v_u16m2_bf16m2(vuint16m2_t src) {
108 return __riscv_vreinterpret_bf16m2(src);
117 vbfloat16m4_t test_vreinterpret_v_u16m4_bf16m4(vuint16m4_t src) {
118 return __riscv_vreinterpret_bf16m4(src);
127 vbfloat16m8_t test_vreinterpret_v_u16m8_bf16m8(vuint16m8_t src) {
128 return __riscv_vreinterpret_bf16m8(src);
137 vint16mf4_t test_vreinterpret_v_bf16mf4_i16mf4(vbfloat16mf4_t src) {
138 return __riscv_vreinterpret_i16mf4(src);
147 vint16mf2_t test_vreinterpret_v_bf16mf2_i16mf2(vbfloat16mf2_t src) {
148 return __riscv_vreinterpret_i16mf2(src);
157 vint16m1_t test_vreinterpret_v_bf16m1_i16m1(vbfloat16m1_t src) {
158 return __riscv_vreinterpret_i16m1(src);
167 vint16m2_t test_vreinterpret_v_bf16m2_i16m2(vbfloat16m2_t src) {
168 return __riscv_vreinterpret_i16m2(src);
177 vint16m4_t test_vreinterpret_v_bf16m4_i16m4(vbfloat16m4_t src) {
178 return __riscv_vreinterpret_i16m4(src);
187 vint16m8_t test_vreinterpret_v_bf16m8_i16m8(vbfloat16m8_t src) {
188 return __riscv_vreinterpret_i16m8(src);
197 vuint16mf4_t test_vreinterpret_v_bf16mf4_u16mf4(vbfloat16mf4_t src) {
198 return __riscv_vreinterpret_u16mf4(src);
207 vuint16mf2_t test_vreinterpret_v_bf16mf2_u16mf2(vbfloat16mf2_t src) {
208 return __riscv_vreinterpret_u16mf2(src);
217 vuint16m1_t test_vreinterpret_v_bf16m1_u16m1(vbfloat16m1_t src) {
218 return __riscv_vreinterpret_u16m1(src);
227 vuint16m2_t test_vreinterpret_v_bf16m2_u16m2(vbfloat16m2_t src) {
228 return __riscv_vreinterpret_u16m2(src);
237 vuint16m4_t test_vreinterpret_v_bf16m4_u16m4(vbfloat16m4_t src) {
238 return __riscv_vreinterpret_u16m4(src);
247 vuint16m8_t test_vreinterpret_v_bf16m8_u16m8(vbfloat16m8_t src) {
248 return __riscv_vreinterpret_u16m8(src);