Lines Matching defs:tgi

341     struct tegra_gpio_irqsrc *tgi, uint32_t val)
346 bit = GPIO_BIT(tgi->irq);
349 bus_write_4(sc->mem_res, reg + GPIO_REGNUM(tgi->irq), tmp);
354 struct tegra_gpio_irqsrc *tgi, uint32_t val, uint32_t mask)
359 bit = GPIO_BIT(tgi->irq);
361 tmp = bus_read_4(sc->mem_res, reg + GPIO_REGNUM(tgi->irq));
364 bus_write_4(sc->mem_res, reg + GPIO_REGNUM(tgi->irq), tmp);
370 struct tegra_gpio_irqsrc *tgi, uint32_t val)
373 intr_write_masked(sc, GPIO_MSK_INT_ENB, tgi, val);
378 struct tegra_gpio_irqsrc *tgi)
381 intr_write_masked(sc, GPIO_INT_CLR, tgi, 1);
385 tegra_gpio_isrc_is_level(struct tegra_gpio_irqsrc *tgi)
388 return (tgi->cfgreg & GPIO_INT_LVL_EDGE);
397 struct tegra_gpio_irqsrc *tgi;
417 tgi = &sc->isrcs[irq];
418 if (!tegra_gpio_isrc_is_level(tgi))
419 tegra_gpio_isrc_eoi(sc, tgi);
420 if (intr_isrc_dispatch(&tgi->isrc, tf) != 0) {
421 tegra_gpio_isrc_mask(sc, tgi, 0);
422 if (tegra_gpio_isrc_is_level(tgi))
423 tegra_gpio_isrc_eoi(sc, tgi);
475 struct tegra_gpio_irqsrc *tgi;
478 tgi = (struct tegra_gpio_irqsrc *)isrc;
479 tegra_gpio_isrc_mask(sc, tgi, 0);
486 struct tegra_gpio_irqsrc *tgi;
489 tgi = (struct tegra_gpio_irqsrc *)isrc;
490 tegra_gpio_isrc_mask(sc, tgi, 1);
604 struct tegra_gpio_irqsrc *tgi;
607 tgi = (struct tegra_gpio_irqsrc *)isrc;
608 if (tegra_gpio_isrc_is_level(tgi))
609 tegra_gpio_isrc_eoi(sc, tgi);
616 struct tegra_gpio_irqsrc *tgi;
619 tgi = (struct tegra_gpio_irqsrc *)isrc;
620 tegra_gpio_isrc_mask(sc, tgi, 1);
627 struct tegra_gpio_irqsrc *tgi;
630 tgi = (struct tegra_gpio_irqsrc *)isrc;
632 tegra_gpio_isrc_mask(sc, tgi, 0);
633 if (tegra_gpio_isrc_is_level(tgi))
634 tegra_gpio_isrc_eoi(sc, tgi);
645 struct tegra_gpio_irqsrc *tgi;
648 tgi = (struct tegra_gpio_irqsrc *)isrc;
676 return (tgi->cfgreg == cfgreg ? 0 : EINVAL);
678 tgi->cfgreg = cfgreg;
679 intr_write_modify(sc, GPIO_INT_LVL, tgi, cfgreg, GPIO_INT_LVL_MASK);
690 struct tegra_gpio_irqsrc *tgi;
693 tgi = (struct tegra_gpio_irqsrc *)isrc;
696 tegra_gpio_isrc_mask(sc, tgi, 0);