Lines Matching defs:ResultReg
79 unsigned &ResultReg, unsigned Alignment = 1);
87 unsigned &ResultReg);
317 MachineMemOperand *MMO, unsigned &ResultReg,
466 ResultReg = createResultReg(RC);
468 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg);
701 unsigned &ResultReg) {
706 ResultReg = RR;
1349 unsigned ResultReg = 0;
1350 if (!X86FastEmitLoad(VT, AM, createMachineMemOperandFor(LI), ResultReg,
1354 updateValueMap(I, ResultReg);
1449 unsigned ResultReg = 0;
1453 ResultReg = createResultReg(&X86::GR32RegClass);
1455 ResultReg);
1456 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultReg, X86::sub_8bit);
1457 if (!ResultReg)
1462 ResultReg = createResultReg(&X86::GR8RegClass);
1464 ResultReg).addImm(1);
1469 if (ResultReg) {
1470 updateValueMap(I, ResultReg);
1498 ResultReg = createResultReg(&X86::GR8RegClass);
1510 ResultReg).addReg(FlagReg1).addReg(FlagReg2);
1511 updateValueMap(I, ResultReg);
1528 ResultReg).addImm(CC);
1529 updateValueMap(I, ResultReg);
1538 Register ResultReg = getRegForValue(I->getOperand(0));
1539 if (ResultReg == 0)
1546 ResultReg = fastEmitZExtFromI1(MVT::i8, ResultReg);
1549 if (ResultReg == 0)
1566 .addReg(ResultReg);
1568 ResultReg = createResultReg(&X86::GR64RegClass);
1570 ResultReg)
1577 Result32).addReg(ResultReg);
1579 ResultReg = fastEmitInst_extractsubreg(MVT::i16, Result32, X86::sub_16bit);
1581 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::ZERO_EXTEND,
1582 ResultReg);
1583 if (ResultReg == 0)
1587 updateValueMap(I, ResultReg);
1596 Register ResultReg = getRegForValue(I->getOperand(0));
1597 if (ResultReg == 0)
1604 Register ZExtReg = fastEmitZExtFromI1(MVT::i8, ResultReg);
1609 ResultReg = createResultReg(&X86::GR8RegClass);
1611 ResultReg).addReg(ZExtReg);
1621 Result32).addReg(ResultReg);
1623 ResultReg = fastEmitInst_extractsubreg(MVT::i16, Result32, X86::sub_16bit);
1625 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::SIGN_EXTEND,
1626 ResultReg);
1627 if (ResultReg == 0)
1631 updateValueMap(I, ResultReg);
1851 Register ResultReg = createResultReg(RC);
1852 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(OpReg), ResultReg)
1854 updateValueMap(I, ResultReg);
1994 unsigned ResultReg = 0;
2008 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultSuperReg,
2012 if (!ResultReg) {
2013 ResultReg = createResultReg(TypeEntry.RC);
2014 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Copy), ResultReg)
2017 updateValueMap(I, ResultReg);
2140 Register ResultReg = fastEmitInst_rri(Opc, RC, RHSReg, LHSReg, CC);
2141 updateValueMap(I, ResultReg);
2196 unsigned ResultReg;
2221 ResultReg = createResultReg(RC);
2223 TII.get(TargetOpcode::COPY), ResultReg).addReg(MovReg);
2242 ResultReg = createResultReg(RC);
2244 TII.get(TargetOpcode::COPY), ResultReg).addReg(VBlendReg);
2264 ResultReg = createResultReg(RC);
2266 TII.get(TargetOpcode::COPY), ResultReg).addReg(OrReg);
2268 updateValueMap(I, ResultReg);
2340 Register ResultReg =
2342 updateValueMap(I, ResultReg);
2366 Register ResultReg = createResultReg(RC);
2368 TII.get(TargetOpcode::COPY), ResultReg)
2370 updateValueMap(I, ResultReg);
2439 Register ResultReg = fastEmitInst_rr(Opcode, RC, ImplicitDefReg, OpReg);
2440 updateValueMap(I, ResultReg);
2473 Register ResultReg = createResultReg(RC);
2476 ResultReg);
2482 updateValueMap(I, ResultReg);
2536 Register ResultReg = fastEmitInst_extractsubreg(MVT::i8, InputReg,
2538 if (!ResultReg)
2541 updateValueMap(I, ResultReg);
2609 unsigned ResultReg = 0;
2623 // Move the lower 32-bits of ResultReg to another register of class GR32.
2626 ResultReg = createResultReg(&X86::GR32RegClass);
2627 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
2630 // The result value is in the lower 16-bits of ResultReg.
2632 ResultReg = fastEmitInst_extractsubreg(MVT::i16, ResultReg, RegIdx);
2646 // The result value is in the lower 32-bits of ResultReg.
2648 ResultReg = createResultReg(TLI.getRegClassFor(MVT::f32));
2650 TII.get(TargetOpcode::COPY), ResultReg)
2654 updateValueMap(II, ResultReg);
2831 Register ResultReg = createResultReg(RC);
2834 ResultReg);
2841 updateValueMap(II, ResultReg);
2894 unsigned ResultReg = 0;
2905 ResultReg = createResultReg(TLI.getRegClassFor(VT));
2908 TII.get(Opc[IsDec][VT.SimpleTy-MVT::i8]), ResultReg)
2911 ResultReg = fastEmit_ri(VT, VT, BaseOpc, LHSReg, CI->getZExtValue());
2915 if (!ResultReg) {
2919 ResultReg = fastEmit_rr(VT, VT, BaseOpc, LHSReg, RHSReg);
2924 if (BaseOpc == X86ISD::UMUL && !ResultReg) {
2933 ResultReg = fastEmitInst_r(MULOpc[VT.SimpleTy-MVT::i8],
2935 } else if (BaseOpc == X86ISD::SMUL && !ResultReg) {
2944 ResultReg = fastEmitInst_r(MULOpc[0], TLI.getRegClassFor(VT), RHSReg);
2946 ResultReg = fastEmitInst_rr(MULOpc[VT.SimpleTy-MVT::i8],
2950 if (!ResultReg)
2955 assert((ResultReg+1) == ResultReg2 && "Nonconsecutive result registers.");
2959 updateValueMap(II, ResultReg, 2);
3025 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3026 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg)
3029 updateValueMap(II, ResultReg);
3079 Register ResultReg = fastEmitInst_rr(Opc, RC, LHSReg, RHSReg);
3080 if (!ResultReg)
3083 updateValueMap(II, ResultReg);
3178 Register ResultReg = createResultReg(RC);
3180 TII.get(TargetOpcode::COPY), ResultReg)
3182 updateValueMap(&Arg, ResultReg);
3306 unsigned ResultReg;
3310 ResultReg = getRegForValue(PrevVal);
3312 if (!ResultReg)
3318 ResultReg = fastEmit_ri(VT, VT, ISD::AND, ResultReg, 1);
3323 ResultReg = getRegForValue(Val);
3326 if (!ResultReg)
3329 ArgRegs.push_back(ResultReg);
3588 Register ResultReg = FuncInfo.CreateRegs(CLI.RetTy);
3592 unsigned CopyReg = ResultReg + i;
3627 TII.get(Opc), ResultReg + i), FI);
3631 CLI.ResultReg = ResultReg;
3714 Register ResultReg = createResultReg(DstClass);
3716 TII.get(TargetOpcode::COPY), ResultReg).addReg(Reg);
3718 updateValueMap(I, ResultReg);
3743 Register ResultReg = createResultReg(&X86::GR64RegClass);
3745 TII.get(TargetOpcode::SUBREG_TO_REG), ResultReg)
3747 return ResultReg;
3824 Register ResultReg = createResultReg(TLI.getRegClassFor(VT.SimpleTy));
3833 TII.get(Opc), ResultReg);
3839 return ResultReg;
3843 TII.get(Opc), ResultReg),
3845 return ResultReg;
3865 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3871 ResultReg)
3879 TII.get(Opc), ResultReg), AM);
3881 return ResultReg;
3919 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3921 ResultReg);
3922 return ResultReg;
3949 Register ResultReg = createResultReg(RC);
3951 TII.get(Opc), ResultReg), AM);
3952 return ResultReg;
3985 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3986 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, TII.get(Opc), ResultReg);
3987 return ResultReg;
4043 Register ResultReg = createResultReg(RC);
4050 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, MIMD, II, ResultReg)
4062 ResultReg)
4065 return ResultReg;