Lines Matching defs:Opc
161 static bool isUncondBranchOpcode(int Opc) { return Opc == SP::BA; }
163 static bool isI32CondBranchOpcode(int Opc) {
164 return Opc == SP::BCOND || Opc == SP::BPICC || Opc == SP::BPICCA ||
165 Opc == SP::BPICCNT || Opc == SP::BPICCANT;
168 static bool isI64CondBranchOpcode(int Opc) {
169 return Opc == SP::BPXCC || Opc == SP::BPXCCA || Opc == SP::BPXCCNT ||
170 Opc == SP::BPXCCANT;
173 static bool isRegCondBranchOpcode(int Opc) {
174 return Opc == SP::BPR || Opc == SP::BPRA || Opc == SP::BPRNT ||
175 Opc == SP::BPRANT;
178 static bool isFCondBranchOpcode(int Opc) {
179 return Opc == SP::FBCOND || Opc == SP::FBCONDA || Opc == SP::FBCOND_V9 ||
180 Opc == SP::FBCONDA_V9;
183 static bool isCondBranchOpcode(int Opc) {
184 return isI32CondBranchOpcode(Opc) || isI64CondBranchOpcode(Opc) ||
185 isRegCondBranchOpcode(Opc) || isFCondBranchOpcode(Opc);
188 static bool isIndirectBranchOpcode(int Opc) {
189 return Opc == SP::BINDrr || Opc == SP::BINDri;
194 unsigned Opc = LastInst->getOpcode();
199 Cond.push_back(MachineOperand::CreateImm(Opc));
204 if (isRegCondBranchOpcode(Opc)) {
346 unsigned Opc = Cond[0].getImm();
348 if (isRegCondBranchOpcode(Opc)) {
350 BuildMI(&MBB, DL, get(Opc)).addMBB(TBB).addImm(CC).addReg(Reg);
352 BuildMI(&MBB, DL, get(Opc)).addMBB(TBB).addImm(CC);