Lines Matching defs:Sparc
1 //===-- SparcAsmParser.cpp - Parse Sparc assembly to MCInst instructions --===//
44 // The generated AsmMatcher SparcGenAsmMatcher uses "Sparc" as the target
47 namespace Sparc {
51 } // end namespace Sparc
87 // Custom parse functions for Sparc specific operands.
160 Sparc::G0, Sparc::G1, Sparc::G2, Sparc::G3,
161 Sparc::G4, Sparc::G5, Sparc::G6, Sparc::G7,
162 Sparc::O0, Sparc::O1, Sparc::O2, Sparc::O3,
163 Sparc::O4, Sparc::O5, Sparc::O6, Sparc::O7,
164 Sparc::L0, Sparc::L1, Sparc::L2, Sparc::L3,
165 Sparc::L4, Sparc::L5, Sparc::L6, Sparc::L7,
166 Sparc::I0, Sparc::I1, Sparc::I2, Sparc::I3,
167 Sparc::I4, Sparc::I5, Sparc::I6, Sparc::I7 };
170 Sparc::D0, Sparc::D1, Sparc::D2, Sparc::D3,
171 Sparc::D4, Sparc::D5, Sparc::D6, Sparc::D7,
172 Sparc::D8, Sparc::D9, Sparc::D10, Sparc::D11,
173 Sparc::D12, Sparc::D13, Sparc::D14, Sparc::D15,
174 Sparc::D16, Sparc::D17, Sparc::D18, Sparc::D19,
175 Sparc::D20, Sparc::D21, Sparc::D22, Sparc::D23,
176 Sparc::D24, Sparc::D25, Sparc::D26, Sparc::D27,
177 Sparc::D28, Sparc::D29, Sparc::D30, Sparc::D31 };
180 Sparc::Q0, Sparc::Q1, Sparc::Q2, Sparc::Q3,
181 Sparc::Q4, Sparc::Q5, Sparc::Q6, Sparc::Q7,
182 Sparc::Q8, Sparc::Q9, Sparc::Q10, Sparc::Q11,
183 Sparc::Q12, Sparc::Q13, Sparc::Q14, Sparc::Q15 };
186 Sparc::G0_G1, Sparc::G2_G3, Sparc::G4_G5, Sparc::G6_G7,
187 Sparc::O0_O1, Sparc::O2_O3, Sparc::O4_O5, Sparc::O6_O7,
188 Sparc::L0_L1, Sparc::L2_L3, Sparc::L4_L5, Sparc::L6_L7,
189 Sparc::I0_I1, Sparc::I2_I3, Sparc::I4_I5, Sparc::I6_I7};
192 Sparc::C0_C1, Sparc::C2_C3, Sparc::C4_C5, Sparc::C6_C7,
193 Sparc::C8_C9, Sparc::C10_C11, Sparc::C12_C13, Sparc::C14_C15,
194 Sparc::C16_C17, Sparc::C18_C19, Sparc::C20_C21, Sparc::C22_C23,
195 Sparc::C24_C25, Sparc::C26_C27, Sparc::C28_C29, Sparc::C30_C31};
199 /// SparcOperand - Instances of this class represent a parsed Sparc machine
511 if (Reg >= Sparc::G0 && Reg <= Sparc::G7)
512 regIdx = Reg - Sparc::G0;
513 else if (Reg >= Sparc::O0 && Reg <= Sparc::O7)
514 regIdx = Reg - Sparc::O0 + 8;
515 else if (Reg >= Sparc::L0 && Reg <= Sparc::L7)
516 regIdx = Reg - Sparc::L0 + 16;
517 else if (Reg >= Sparc::I0 && Reg <= Sparc::I7)
518 regIdx = Reg - Sparc::I0 + 24;
529 unsigned regIdx = Reg - Sparc::F0;
543 regIdx = Reg - Sparc::F0;
549 regIdx = Reg - Sparc::D0;
564 if (Reg >= Sparc::C0 && Reg <= Sparc::C31)
565 regIdx = Reg - Sparc::C0;
587 Op->Mem.OffsetReg = Sparc::G0; // always 0
677 MCOperand PrevReg = MCOperand::createReg(Sparc::G0);
740 .addReg(Sparc::G0)
859 Reg = Sparc::NoRegister;
969 Operands.push_back(SparcOperand::MorphToMEMri(Sparc::G0, std::move(LHS)));
1315 if (OldMemOp.getMemOffsetReg() != Sparc::G0) {
1375 if (Reg == Sparc::ICC && Name == "xcc")