Lines Matching full:riscv

14 #include "RISCV.h"
24 #define DEBUG_TYPE "riscv-merge-base-offset"
87   if (Hi.getOpcode() != RISCV::LUI && Hi.getOpcode() != RISCV::AUIPC &&
88       Hi.getOpcode() != RISCV::PseudoMovAddr)
93       Hi.getOpcode() == RISCV::AUIPC ? RISCVII::MO_PCREL_HI : RISCVII::MO_HI;
101   if (Hi.getOpcode() == RISCV::PseudoMovAddr) {
111     if (Lo->getOpcode() != RISCV::ADDI)
116   if (Hi.getOpcode() == RISCV::LUI || Hi.getOpcode() == RISCV::PseudoMovAddr) {
122     assert(Hi.getOpcode() == RISCV::AUIPC);
150   if (Hi.getOpcode() != RISCV::AUIPC)
185   assert((TailAdd.getOpcode() == RISCV::ADD) && "Expected ADD instruction!");
195   if (OffsetTail.getOpcode() == RISCV::ADDI ||
196       OffsetTail.getOpcode() == RISCV::ADDIW) {
206     if (AddiReg == RISCV::X0) {
215     if (OffsetLui.getOpcode() != RISCV::LUI ||
222     if (!ST->is64Bit() || OffsetTail.getOpcode() == RISCV::ADDIW)
233   } else if (OffsetTail.getOpcode() == RISCV::LUI) {
260   assert((TailShXAdd.getOpcode() == RISCV::SH1ADD ||
261           TailShXAdd.getOpcode() == RISCV::SH2ADD ||
262           TailShXAdd.getOpcode() == RISCV::SH3ADD) &&
276   if (OffsetTail.getOpcode() != RISCV::ADDI)
279       OffsetTail.getOperand(1).getReg() != RISCV::X0 ||
289   case RISCV::SH1ADD: ShAmt = 1; break;
290   case RISCV::SH2ADD: ShAmt = 2; break;
291   case RISCV::SH3ADD: ShAmt = 3; break;
319   case RISCV::ADDI: {
327       if (TailTail.getOpcode() == RISCV::ADDI) {
340   case RISCV::ADD:
350   case RISCV::SH1ADD:
351   case RISCV::SH2ADD:
352   case RISCV::SH3ADD:
386     case RISCV::LB:
387     case RISCV::LH:
388     case RISCV::LW:
389     case RISCV::LBU:
390     case RISCV::LHU:
391     case RISCV::LWU:
392     case RISCV::LD:
393     case RISCV::FLH:
394     case RISCV::FLW:
395     case RISCV::FLD:
396     case RISCV::SB:
397     case RISCV::SH:
398     case RISCV::SW:
399     case RISCV::SD:
400     case RISCV::FSH:
401     case RISCV::FSW:
402     case RISCV::FSD: {
417     case RISCV::INLINEASM:
418     case RISCV::INLINEASM_BR: {
485   if (Hi.getOpcode() == RISCV::PseudoMovAddr) {
487     Hi.setDesc(TII->get(RISCV::LUI));
491   if (Hi.getOpcode() != RISCV::AUIPC)
497     if (UseMI.getOpcode() == RISCV::INLINEASM ||
498         UseMI.getOpcode() == RISCV::INLINEASM_BR) {