Lines Matching defs:VLMUL

2449 RISCVII::VLMUL RISCVTargetLowering::getLMUL(MVT VT) {
2459     return RISCVII::VLMUL::LMUL_F8;
2461     return RISCVII::VLMUL::LMUL_F4;
2463     return RISCVII::VLMUL::LMUL_F2;
2465     return RISCVII::VLMUL::LMUL_1;
2467     return RISCVII::VLMUL::LMUL_2;
2469     return RISCVII::VLMUL::LMUL_4;
2471     return RISCVII::VLMUL::LMUL_8;
2475 unsigned RISCVTargetLowering::getRegClassIDForLMUL(RISCVII::VLMUL LMul) {
2479   case RISCVII::VLMUL::LMUL_F8:
2480   case RISCVII::VLMUL::LMUL_F4:
2481   case RISCVII::VLMUL::LMUL_F2:
2482   case RISCVII::VLMUL::LMUL_1:
2484   case RISCVII::VLMUL::LMUL_2:
2486   case RISCVII::VLMUL::LMUL_4:
2488   case RISCVII::VLMUL::LMUL_8:
2494   RISCVII::VLMUL LMUL = getLMUL(VT);
2495   if (LMUL == RISCVII::VLMUL::LMUL_F8 ||
2496       LMUL == RISCVII::VLMUL::LMUL_F4 ||
2497       LMUL == RISCVII::VLMUL::LMUL_F2 ||
2498       LMUL == RISCVII::VLMUL::LMUL_1) {
2503   if (LMUL == RISCVII::VLMUL::LMUL_2) {
2508   if (LMUL == RISCVII::VLMUL::LMUL_4) {
4161   case RISCVII::VLMUL::LMUL_2:
4164   case RISCVII::VLMUL::LMUL_4:
4167   case RISCVII::VLMUL::LMUL_8:
8860         RISCVII::VLMUL Lmul = RISCVTargetLowering::getLMUL(I32VT);
8875       RISCVII::VLMUL Lmul = RISCVTargetLowering::getLMUL(VT);
8972   unsigned VLMUL = (unsigned)RISCVVType::encodeLMUL(LMulVal, Fractional);
8977   SDValue LMul = DAG.getTargetConstant(VLMUL, DL, XLenVT);
10386          getLMUL(ContainerSubVecVT) == RISCVII::VLMUL::LMUL_1);
17929       RISCVII::VLMUL VLMUL =
17930           static_cast<RISCVII::VLMUL>(Op.getConstantOperandVal(HasAVL + 2));
17932       auto [LMul, Fractional] = RISCVVType::decodeVLMUL(VLMUL);
18544 lookupMaskedIntrinsic(uint16_t MCOpcode, RISCVII::VLMUL LMul, unsigned SEW) {
18587   RISCVII::VLMUL LMul = RISCVII::getLMul(MI.getDesc().TSFlags);